IPSILOG

SDRAM的引脚封装标准

0
阅读(72) 评论(0)

SDRAM从发展到现在已经经历了五代,分别是:第一代SDR SDRAM,第二代DDR SDRAM,第三代DDR2 SDRAM,第四代DDR3 SDRAM,第五代DDR4 SDRAM。第一代SDRAM采用单端(Single-Ended)时钟信号,第二代、第三代与第四代由于工作频率比较快,所以采用可降低干扰的差分时钟信号作为同步时钟。SDR SDRAM的时钟频率就是数据存储的频率,数据读写速率也为100或133MHz。
 
内存芯片想要工作的话,必须要与内存控制器有所联系,同时对于一个电气元件,电源供应也是必不可少的,而且数据的传输要有一个时钟作为触发参考。因此SDRAM在封装时就要留出相应的引脚以供使用。电源与时钟的引脚就不必多说了,可以想象一下应该有那些控制引脚呢?

 
从内存寻址的步骤缕下来就基本明白了,从中就能了解内存工作的大体情况。这里需要说明的是SDRAM有着自己的业界设计规范,在一个容量标准下,SDRAM的引脚/信号标准不能只考虑一种位宽的设计,而是要顾及多种位宽,然后尽量给出一个通用的标准,小位宽的芯片也行会空出一些引脚,但高位宽的芯片可能就全部用上了。不过容量不同时,设计标准也会有所不同,一般的容量越小的芯片所需要的引脚也就也少。
 
(1)首先我们知道内存控制器要先确定一个芯片,然后才对芯片进行寻址操作。因此要有一个片选信号,它用来选择芯片。被选择的芯片将接收或读取数据,所以要有一个片选信号。
 
(2)接下来对被选中的芯片进行同一的L-Bank的寻址,目前SDRAM中L-Bank的数量最高为4个,所以要两个L-Bank地址信号。
 
(3)最后就是对选中的芯片进行同一的行/列寻址。地址线数量要根据芯片的组织结构分别设计了。但在相同容量下,行数是不变,只有列数会根据位宽而变化,位宽越大而列数越少,因为所需的存储单元已经减少了。
 
(4)找到存储单元后,被选中的芯片就要进行统一的数据传输,那么肯定要有与位宽相同数量的数据I/O通道才行,所以肯定要有相应数量的数据线引脚。