Misstinny

布局布线经验转

0
阅读(674) 评论(1)

   一般PCB基本设计流程如下:PCB结构设计->PCB布局->PCB布线->DRC检查->制版。

一般布局原则:  


1、 按电气性能合理分区,一般分为:数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区(干扰源);  

2、完成同一功能的电路,应尽量靠近放置,并调整各元器件以保证连线最为简洁;同时,调整各功能块间的相对位置使功能块间的连线最简洁;  

3、对于质量大的元器件应考虑安装位置和安装强度;发热元件应与温度敏感元件分开放置,必要时还应考虑热对流措施;  

4、 I/O驱动器件尽量靠近印刷板的边、靠近引出接插件;  

5、时钟产生器(如:晶振或钟振)要尽量靠近用到该时钟的器件;  

6、在每个集成电路电源输入脚和地之间,需加一个去耦电容(一般采用高频性能好的独石电容);电路板空间较密时,也可在几个集成电路周围加一个钽电容。  


布线时主要按以下原则进行:  

1、 一般情况下,首先应对电源线和地线进行布线,以保证电路板的电气性能。在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最细宽度可达0.05~0.07mm,电源线一般为1.2~2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路, 即构成一个地网来使用。  

2、 预先对要求比较严格的线(如高频线)进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。  

3、振荡器外壳接地,时钟线要尽量短,且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积,而不应该走其它信号线,以使周围电场趋近于零;  

4、 尽可能采用45度的折线布线,不可使用90度折线,以减小高频信号的辐射;  

5、任何信号线都不要形成环路,如不可避免,环路应尽量小;信号线的过孔要尽量少;  

6、关键的线尽量短而粗,并在两边加上保护地。  

7、经初步网络检查和DRC检查无误后,对未布线区域进行地线填充,用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。

 


  1. ***此内容已被管理员屏蔽***