电子产品抵抗噪声信号干扰能力的有效验证方法

发表于 2013/3/29 16:06:46 阅读（2452）

如果你在开发或测试一个产品，相信你肯定会考虑噪声信号可能对系统带来的诸多影响。比如，一个幅度过大的噪声信号，如果耦合到时钟信号上，就可能导致这个系统无法正常工作，如果耦合在串行总线上，则会导致更多的误码。因此，在设计电路的过程中，
系统对噪声的抑制能力是必须考虑的。

但我们如何验证系统抗噪声的能力是否能达到设计的要求呢？其中一个有效的方法就是，将一个带有噪声的信号输入系统，并对噪声的幅度进行调整，看看幅度到多高，
带宽到多少就会出现问题。如下图，就是在一个时钟信号上，叠加上来更高带宽的噪声信号

产生这种带有噪声的时钟方法有很多，但要随意改变信号的幅度、带宽和噪声信号的深度等，就不是那么简单的事情了。
如果要做得这些，最好的方法就是利用具有信号叠加功能的双通道任意波形发生器，也就是说，
利用一个通道产生时钟信号，而另外一个通道产生噪声信号，通过内部数学叠加，
再从其中一个通道输出。这样，时钟信号和噪声信号可以轻易地分别调整

安捷伦的 33522A 30 MHz 双通道函数和任意波性发生器就具备这种功能。这种叠加特性支持通过数学方法将一个波形添加到另一个波形，从而轻松地生成更复杂的波形，而且仅通过前面板操作即可实现。以上的波形就是高斯噪声+方波实现的。叠加特性支持定义叠加波形的频率和幅度比（高达 100%）

如果采用其它的波形来替代噪声信号，可以仿真其它种类的干扰信号。例如，下图显示的是以 10% 幅度进行叠加的 10 KHz 方波和
100 KHz 三角波。这个波形看上去有点像哪个明星的酷头。或者，您可以在一个信号上叠加 50 Hz 正弦波，以仿真功频噪声。