（1）硬件电路框架，FPGA+高速DAC+平滑滤波器；

（2）从Simulink 调用库Altera DSP Builder Blockset中的 Increment Decrement；LUT：511*511*sin([0:2*pi/(2^10):2*pi])+512，生成正弦数据。

（3）编译，生成模块，使用Quartus II 调试。根据正弦波点数，寻址递增量改变频率，相位。

（4）拓展运用，2FSK调试等通信。硬件已调试OK。