网站首页
社区
博客
小组
问答
欢迎游客
登录
注册
我的空间
我的博客
我的小组
我的问答
我的好友
我的相册
我的分享
资料柜
小调查
期刊投稿
我的帐户
关于"EDA类别"博客
[EDA]
Synplify综合获得的网表可否用于TimeQuest进行约
riple
[EDA]
Modelsim中,结合使用Project和.do的最佳方法
riple
[EDA]
Modelsim下如何做代码覆盖率分析
riple
[EDA]
网络上的8051 free IP core资源
riple
[EDA]
下载OPENCORES代码的CVS命令——升级到SVN
riple
[EDA]
Modelsim仿真脚本与批处理运行模式
riple
[EDA]
这不就是“可综合的断言监控器”么?!
riple
[EDA]
学点儿验证——断言验证的优点
riple
[EDA]
Quartus II中图形与HDL输入法混用时,文件的保存
riple
[EDA]
Advanced Synthesis Cookbook——自学FPGA DSP应
riple
[EDA]
从PFL megafunction中学到的Virtual JTAG使用技
riple
[EDA]
Virtual JTAG仿真要点(附图)
riple
[EDA]
授人以渔——Altera网站上的电子教程
riple
[EDA]
Virtual JTAG相关链接
riple
[EDA]
Virtual JTAG的Xilinx等价工具——BSCAN
riple
[EDA]
FSM的安全选项——“安全”意味着什么?
riple
[EDA]
FSM的状态编码——还是托付给综合工具吧
riple
[EDA]
FSM的时序优化——输入逻辑预计算和流水化
riple
[EDA]
TimeQuest就一定要搞定——图解Setup Time时序余
riple
[EDA]
TimeQuest就一定要搞定——时序约束和分析流程
riple
[EDA]
FPGA设计者的5项基本功
riple
[EDA]
学然后知不足,教然后知困
riple
[EDA]
FSM的最佳描述——输出同步的Mealy型状态机
riple
[EDA]
To be an Architect
riple
[EDA]
加快SignalTAP II编译过程的小技巧
riple
[EDA]
使用SignalTAP II必须要关闭的编译选项
riple
[EDA]
如何在SignalTAP II中保留特定节点
riple
[EDA]
FSM的时序优化——输出逻辑同步和响应速度
riple
[EDA]
在Quartus II中快速更新FPGA片上存储器初始值的
riple
[EDA]
StateCAD——简介和使用心得
riple
共46页 1371条记录
首页
上一页
37
38
39
40
41
42
43
44
45
46
下一页
末页
博主
博文
小组
话题
问答
在AET,用Windows Live Writer写博客!传图片,存草稿,超级方便!
飞思卡尔创意嘉年华博客大赛12月奖项揭晓
新春温暖30天,助学减扣30元【FPGA/CPLD小组的AET优惠活动】
博客分类
模拟技术
嵌入式系统
电源管理
可编程逻辑
EDA
测试测量
无源器件
显示光电
工业控制
消费电子
通信网络
汽车电子
医疗电子
航空航天
广播电视
能源
自由话题
生活点滴
智能电网
博客关键词
嵌入式
传感器
DSP
电源
单片机
测试
应用
通信
Verilog
VHDL
IC
ARM
FPGA
赛灵思
无标签
Google
手机
半导体
XILINX
LED