谈起堆叠、3D封装，半导体行业的从业人员不会陌生，也许脑海中早已出现了一个个芯片摞在一起的情景，但10月28日赛灵思全球首发的堆叠硅片互联技术让笔者大吃一惊，此堆叠与众不同。

何谓赛灵思堆叠互联硅片技术？

赛灵思堆叠互联硅片技术把4块28nm FPGA Slice并排排列，Slice与Slice之间通过硅通孔里的上万条金属线相连。如图1所示。

图1

 据悉，这项新技术将用在赛灵思28nm Virtex-7中，产品剖面图如图2所示。新产品采用了领先的微凸块(micro-bump) 组装技术、赛灵思公司专利的FPGA架构，以及TSMC的硅通孔(TSV) 技术。 

图2

 Virtex-7将于2011年底推出，届时将提供多达200 万个逻辑单元的容量。

采用堆叠硅片互联技术的封装样品与一元硬币的比较

 据赛灵思亚太区执行总裁质量管理和新产品导入全球资深副总裁汤立人先生介绍，这项技术赛灵思经过5年的潜心研究，走了不少弯路，最后能有这样的成果也得益于与TSMC的合作。

赛灵思亚太区执行总裁 质量管理和新产品导入全球资深副总裁 汤立人（左）和赛灵思亚太区市场及应用总监 张宇清（右）

目前，两大FPGA巨头都找TSMC代工，而且此堆叠互联硅片技术的核心——硅通孔技术是采用TSMC的65nm技术。在谈到这项技术是否很容易被仿照时，汤立人很有信心，此堆叠互联硅片技术适用于赛灵思公司专利的FPGA架构，竞争对手要采用此项技术，需修改FPGA架构。

未来采用堆叠硅片FPGA 的优势

4313186467421.rar   PPT全文