在微博、QQ上，常有童鞋咨询一些技术问题，会摘录整理于博客中，以餮读者！

问：说到晶振，有个问题想请教一下。一个千兆卡，系统用125M时钟，由于晶振质量不一，有可能比125大，也有可能小。在测试时候，GE口全速灌包的，遇到比125M小的情况，总会有写满FIFO的时候，会掉包。。这种情况该怎么办。

答：首先，125M这么高的频率，如果在PCB板上走，注意事项可一大堆啊；其次，晶振精度需要有保证；最后，你的设计本身可能有问题，不能够125M的频率让FIFO满负荷工作，至少在设计时您应该留有一些余量以防FIFO溢出，比如提高频率到150M（如果可能）。

晶振测试：1、确定晶振频率。2、确定采样速率，例如8M，则示波器采样速率为5倍以上，50M。3、示波器探头使用10：1。4、使用逻辑分析仪直接测试晶振管脚1或2，2者频率应一致，否则晶振或者外围电路有问题。