做FPGA设计的我们大都知道，ISE自带的文本编写器使用起来很不方便，工作效率低下。于是很多人选择第三方的文本编辑器，如VIM、UltraEdit、notepad++等功能强大的文本编辑器。我用的比较多的是notepad++，经常用它来编写Verilog HDL代码。某天，我用ISE自带的编辑器对它进行打开，发现里面的中文都是乱码。为了解决这个问题，折腾了一段时间。现在来看看是如何解决乱码问题的。

1、用ISE新建一个工程并新建一个V文件，然后用notepad++打开V文件，如下图所示：

2、查看其编码格式及在模块中写上中文注释，如下图所示：

    由图可以看出，ISE新建的V文件在notepad++中的编码格式默认为“以UTF-8无BOM格式编码”。

3、此时用ISE编辑器打开该V文件，结果出现了中文乱码，如下图所示：

4、为了解决中文显示乱码的问题，有一个简单的办法就是将编码格式改为第一项“以ANSI格式编码”。但是，有一点需要注意的，当用ISE新建V文件后，立即将其编码格式改为“以ANSI格式编码”再进行Verilog HDL代码的编写，如下图所示：

    这时就解决了中文显示乱码的问题了。

5、还有另外一个问题，如果我们已经在“以UTF-8无BOM格式编码”下编写了Verilog HDL代码，这时将其编码格式改为“以ANSI格式编码”，也是无法解决中文显示乱码的（自己动手试试）；同时又不想新建V文件、改编码格式、重新写代码。这里有一个比较笨的办法是，新建V文件、改编码格式为“以ANSI格式编码”、将“以UTF-8无BOM格式编码”下的代码复制过来就可以解决中文显示乱码的问题了。