你们会做测试夹具吗？”

听到客户在电话那头说的这句话，小陈愣了一下，不禁想起了发生在不久之前的另一段对话：

“你会做层叠吗？”

“会”

“嗯”••••••

聊天聊到这突然就聊不下去了，这样的问题确实不好回答，到底怎么样才叫是会呢？

有一天，小明新接到一个项目，要求是性能优先不计成本，主芯片是1.0mm pitch、45*45的BGA，有许多高速串行信号，通过板边的连接器连接至背板。

他数了数，BGA大概需要8个走线层才可以把所有走线扇出；信号需要规避串扰，嗯，每一个走线层旁边都双边地平面；

芯片电源较多，至少需要两个电源层，core电源的电流也较大，载流也是需要考虑的对象，那电源那儿就是用2OZ的铜箔吧；

高速信号损耗是一个问题，咱上高速板材；

考虑了介质损耗之后还需要考虑导体损耗，走线不能太细，可是两边都有地，又要保证阻抗，那只能让两边的地远一些了，都使用两张1078的PP/core，让两边都做到6mil左右，这样就可以保证走线的宽度有5-6mil了，同时还避免了单张布造成的玻纤效应，简直一举两得。

高速走线还怕stub的影响，听说当前工艺可以将背钻的stub控制在8mil以内，所有高速走线都背钻就行了。

这样一算，差不多是22层板，板厚在3.8mm左右。

当小明辛辛苦苦的将PCB设计完成，发现了这样一个问题，板边连接器的保护长度是1.2mm，意味着3/5层的走线背钻后连接器无法连接，如果背钻至保护长度之外，第三层走线又可能会留下40mil左右的stub。

小明一咬牙，不是不计成本吗？那我再加4层，高速走线从第7层开始走，这样stub问题就解决了，只是板厚变成了4.5mm。

此时PCB板厂跑出来了说：“小明啊，这个4.5mm的板厚，你看你打的都是10mil孔径的过孔，厚径比都达到18了啊，量产的成品率很低，咱做不到啊，你看是不是能换成14mil的过孔？这样厚径比13，成本也低点是不?”

小明正准备将所有的过孔change一下，仿真组的同事又跑出来了：“明工，咱们不能换啊，用14mil的过孔的话差分阻抗就只有70多了啊，孔又这么长，信号跑不通啊！”

而当小明还在烦恼的时候，材料厂家讪讪地笑了一下：“明兄，咱们材料的可加工性其实还是不错的，不过4.5mm的板厚，BGA的fanout区域容易爆板啊”

小明，卒••••••

看似系统地一条一条教真的能让人真正理解吸收吗？还是要在不断的试错中不断思考，才能慢慢积累经验，直到“会”呢？