自4月首发以来，Vivado设计套件不仅将复杂设计的速度提高4倍，加速了基于C和RTL的实现时间，同时性能也比ISE®设计套件提高了1个速度等级，比同类竞争器件则提高多达3个速度等级。由于采用了全新多线程布局布线技术，赛灵思新一代设计环境最新版本的推出具有里程碑性的意义，进一步提高了多核工作站的生产力，能将基于双核处理器的运行时间加速1.3倍，基于四核处理器的运行时间加速1.6倍。

All Programmable 7系列FPGA目标参考设计

    Vivado设计套件2012.3版本的推出，扩展了赛灵思支持Kintex™-7和Virtex®-7All ProgrammableFPGA的目标参考设计（TRD）组合，进一步提高了设计人员的生产力。TRD提供了预验证的性能优化型基础架构设计，设计人员可在此基础上进行修改和扩展以满足他们的定制需求。

·         Kintex-7 FPGA基础目标参考设计通过全面集成的PCIe®设计展示了Kintex-7 FPGA的功能，该设计采用性能优化的DMA引擎和DDR3存储控制器，能提供10 Gb/s的端到端性能。

·         Kintex-7 FPGA连接功能目标参考设计每个方向的性能高达20 Gb/s，采用带有Gen2 x8 PCIe端点的双网络接口卡（NIC）、多通道数据包DMA、用于缓冲的DDR3存储器以及符合10G以太网MAC协议和10GBASE-R标准要求的物理层接口。

·         Kintex-7 FPGA嵌入式目标参考设计提供了完整的处理器子系统，并配套提供GbE、DDR3存储控制器、显示控制器及其它标准处理器外设。

·         Kintex-7 FPGA DSP 目标参考设计包含高速模拟接口，提供数字上/下变频超频功能，可运行在491.52 MHz的频率上。

虽然说是针对多核应用的，但是很好奇对单核的应用来说，应该更快吧！谁来用用试验一下