今天继续上次博客介绍一下基于ADSP-21369实验教学系统的21369处理器设计。

（5）中断

本实验系统有两个地方用到外中断，一个是AD部分的转换输出结束标志，另一个是键盘模块的2 线串行接口的中断输出INT#。FLAG0，FLAG1，FLAG2引脚配置为，，中断时，应用以下时序规范，如表1和图1所示。

表1 中断时序规范

Table 1 Interupt time series

Figure 1 Interupt time series

（6）未使用的输入信号

不能将未使用的处理器输入管脚置于悬空状态。根据信号的有效极性选择上拉或下拉电阻。推荐使用的电阻值是10KΩ上拉电阻，100Ω下拉电阻。仅使用有一个内部上拉/下拉电阻器的输入可能会置于悬空状态。

（7）定时器TIMER

ADSP-21369芯片共有3个定时器TIMER0-2。本实验系统有两个地方要用到TIMER，一个是AD部分的MAX293时钟输入，一个是DDS的FSELECT引脚需要连接DSP定时器的输出频率，从而切换调制频率发送FSK信号。

三个通用定时器可以产生周期性的中断并独立设置工作在以下三种模式之一：

• 脉冲波形生成模式；
• 脉冲宽度计数/捕获模式；
• 外部事件看门狗模式。

外围时钟引脚定义如表2所示，定时器只有一个引脚，TIMER既可以作为输入也可以作为输出，由定时器模式来判定。

表2外围时钟引脚定义

Table 2 Peripheral timer pin descriptions