国产FPGA助学进度2——AUSB和改进的ASOC

         在多次沟通后，目前晶奥科技已经和国产FPGA制造商晶微雅格签署合作协议，正式成为其芯片增值服务商。并且在ChinaAET的大力支持下，特权同学酝酿已久的国产FPGA助学计划得以浮出水面。整个助学计划的进度安排和台前幕后的故事都将透明公开的展示给广大FPGA爱好者和“爱国者”们（~-~）。

         图1是截止6月最后一周整个助学计划的进展情况。

图1

再来看看具体的ASOC和AUSB电路板的情况。在进度1里已经展示了ASOC的初版PCB布局，此后在Agate的FAE复查和建议后，做了一些电路上的改进。新的ASOC布局如图2所收。

图2

         这里要非常感谢Agate的FAE提出了宝贵的电路改进意见，主要改进措施如下：

    1.芯片的硬件复位：我们通常的做法是使用CONFIG引脚作为芯片复位，CONFIG引脚使用RC复位（同样接RC中间位置），如果是开发板，可以在这个C上再并联一个按键做为硬复位。看到您在IO16上连接到SYS_RST的RC复位电路，正常芯片上电以后会先经过一段时间的配置过程，配置好进入用户模式以后才会将IO的控制权交给用的逻辑，所以这个复位时间如果不够的话，有可能无法被用户的复位逻辑采到。

    2.CONFIG_DONE:可以作为用户的I/O使用，则不需要加电阻上拉到电源；如果作为配置完成的指示则可以添加一个LED，作为配置成功的标志，CONF_DONE引脚在AstroII上不需要上拉，如需指示，可直接驱动LED(并非Open Drian)。

    3.晶体（维稳电阻R3用1M即可）和晶振的值(50M是否太大？芯片内部有PLL可以做频率合成，可以）。

    4.U2使用VCC5V直接转换为VCC1V2可能会由于压降变大产生热量，并且限制了用户只能以VCC5V作为电源输入接口了，使用VCC3V3- VCC1V2的话则用户只提供VCC3V3电源到P2上也可以驱动此板。

    5.如使用AS2E5F1KAL144则没有MSEL引脚，不需要接地，是用户I/O。

    6.8051的I2C接口是通过I/O直接连出来的，因此建议将IO22/SCL、IO23/SDA保留出来(并接上拉电阻或留给用户再板外接上拉电阻)，以备有使用I2C连接外部设备的需求。

         7.Astro2相比于Astro将MCU调试和FPGA配置用的JTAG集成为一个了，因此无需专门拉一个MCU用的JTAG出来。

         特权同学感觉Agate确实为用户着想，在该器件的某些方面确实下了功夫进行改进。比如接口数量上，通常altera的EQFP144也只有不到90个用户IO，而agate同样封装可以多达110个用户IO，优化掉了很多基本可不用的配置管脚。

         USB下载线找来外壳后，尺寸量身定做，如图3所示。

图3

         目前特权同学在等待Agate提供样片，ChinaAET这边已经开始着手打造活动子站，特权同学也配合着将这个助学小组建立起来，后续会慢慢的将一些资料上传共享，欢迎大家过来发言讨论。

小组链接：http://group.chinaaet.com/254