特权同学

例说FPGA连载93:多分辨率HDMI显示驱动设计之iic_protocol.v模块代码解析

0
阅读(141) 评论(0)

例说FPGA连载93:多分辨率HDMI显示驱动设计之iic_protocol.v模块代码解析

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1c0nf6Qc

1.jpg

该模块实现IIC总线读写底层逻辑。该模块由工程实例9例程的iic_ctrl.v模块移植,基本功能一致,只是添加了tiic_busy信号。

该模块的内部功能框图如图18.9所示。该模块在使能信号tiic_en、地址总线tiic_ab和数据总线tiic_db(均由iic_gene.v模块产生)的控制下,进行IIC的读写操作。tiic_busy主要用于指示当前IIC的忙或空闲状态,避免IIC总线读取操作还未完成,NIOS II处理器就完成读取操作,该模块的基本功能框图如下所示。

2.jpg

18.9 IIC接口模块功能框图