勇敢的芯伴你玩转Altera FPGA连载83：FPGA片内RAM实例之功能概述

特权同学，版权所有

配套例程和更多资料下载链接：

http://pan.baidu.com/s/1i5LMUUD

         该工程实例内部系统功能框图如图9.37所示。我们通过IP核例化一个RAM，定时遍历写入其所有地址的数据，然后再遍历读出所有地址的数据。通过Quartus II中集成的在线逻辑分析仪SiganlTap II，我们可以观察FPGA片内RAM的读写时序。

图9.37 RAM实例功能框图

         本实例工程模块层次如图9.38所示。

图9.38 RAM实例模块层次