Felix

技术源于积累,成功始于执着! 个人邮箱:justlxy@mail.dhu.edu.cn QQ:1576109464

2017年度总结与2018的Flag

2
阅读(374) 评论(3)

好久没有总结了,是时候总结一下,自我反思了……首先回顾一下2017年的得失,然后为2018立几个Flag,哈哈哈。

总的来说,2017年上半年一直都在瞎折腾……玩了半个月STemWin,看了一个月的Linux,又搞了半个月的Zynq,然后又看了一会小波分析,又搞了半个月的OpenCV,玩了几天树莓派,然后是SQL,正则表达式,ARINC659总线……东搞一下,西捅一下,貌似学了很多,实际上啥也没学会……一方面是因为自己变懒了,没有之前的那种吃苦耐劳和埋头专研的精神了;另一方面,目前的课题组里面没有那种和我志同道合的小伙伴了(好怀恋本科的那段时光),大家搞的方向都不太一样,没有那种相互鼓励和相互督促的氛围了……可能是迫于找工作的压力吧,很多人都去学Java之类的了,整个课题组现在就我一个人的方向是嵌入式了……

今天闲来无聊,翻了一翻本科期间写的程序,惊讶地发现自己居然写过这么多乱七八糟的代码(如下图),不过现在看起来也是挺有意思(ruozhi)的,哈哈哈。本科那时候,我们创新实验室的一群小伙伴经常组队参加各种竞赛,平时也非常喜欢在一起瞎折腾,整一些乱七八糟的玩意。

blob.png

blob.png

2017下半年,非常幸运地进入了Lattice作为实习生,所以下半年基本上都在专注于Lattice FPGA的学习和我硕士研究生课题的研究。差不多也就是那段时间,我开始在ChinaAET上写博客了,一晃大半年就过去了,居然坚持下来了,哈哈哈,为自己点个赞……

下半年主要学习了Lattice 的MachXO系列、CrossLink和ECP系列的FPGA的基本使用,同时还看了Wishbone总线(这个好久没用,又快忘了……),DDR SDRAM,MIPI协议,静态时序分析,FPGA定点小数计算等等。不出意外地话,以后的主要研究方向应该就是FPGA了(毕竟本科和研究生的课题都是与FPGA相关的)。

转眼之间,2017就过去了(又老了一岁……),是时候为2018立几个Flag了……

第一个肯定是我的课题了,尽量在上半年搞完;

第二个就是开始SerDes和PCI Express的学习;

第三个就是坚持锻炼身体(是时候减肥了,2017年都没怎么锻炼,感觉整个人身体都变虚了……惭愧啊!);

第四个就是来一场说走就走的旅行(好久没出去玩了……)

第五个就是坚持写博客(感觉这比之前用的网易云笔记好使多了,哈哈哈)

第六个练好我的英语口语……

第七个还没想好……


废话不多说了,2018加油!战胜最大的敌人……自己!

  1. @yy1212   

    5a0a2ae699d26c1ecfdc2e885795296e

    什么鬼?????

  2. 5a0a2ae699d26c1ecfdc2e885795296e

  3. 前辈加油,你的那本Digital Logic Design Using Verilog 挺不错,感谢