Evening

Xilinx-7Series-FPGA高速收发器使用学习—TX发送端介绍

1
阅读(394) 评论(4)

每一个收发器拥有一个独立的发送端,发送端有PMAPhysical Media Attachment,物理媒介适配层)和PCSPhysical Coding Sublayer,物理编码子层)组成,其中PMA子层包含高速串并转换(Serdes)、预/后加重、接收均衡、时钟发生器及时钟恢复等电路。PCS子层包含8B/10B编解码、缓冲区、通道绑定和时钟修正等电路。对于GTX的发送端来说,结构如图1所示。

1.jpg

图1

FPGA内部并行数据通过FPGA TX Interface进入TX发送端,然后经过PCSPMA子层的各个功能电路处理之后,最终从TX驱动器中以高速串行数据输出,下面将介绍各个功能电路。

 

FPGA TX Interface(TX用户接口)TX Interface是用户数据发往GTX的接口,该接口的信号如表1所示。

2.jpg

1

发送数据接口是TXDATA,采样时钟是TXUSRCLK2,在TXUSRCLK2的上升沿对TXDATA进行采样。TXUSRCLK2的速率由线速率、TX Interface接口位宽和8B/10B是否使能决定(TXUSRCLK2频率 = 线速率 /  TX_DATA_WIDTH ;比如线速率是10Gb/s,TX_DATA_WHDTH等于80,那么TXUSRCLK2的频率是125MHz)。TXDATA的位宽可以配置成16/20/32/40/64/80位宽,通过TX_DATA_WIDTH TX_INT_DATAWIDTHTX8B10BEN三个属性设置可以配置成不同的位宽,具体属性如表2所示。

 

3.jpg

2

GTXTX Interface分成内部数据位宽和FPGA接口位宽,其中内部数据归属于TXUSRCLK时钟域,FPGA接口数据归属于TXUSRCLK2时钟域,而内部数据位宽支持2byte/4byteFPGA接口数据位宽支持2byte/4byte/8byte,因此,决定了TXUSRCLKTXUSRCLK2有一定的时钟倍数关系,TXUSRCLKTXUSRCLK2的时钟倍数关系如表3所示,其中TX_INT_DATAWIDTH属性设置为“0”,表示内部数据位宽为2byte,如果设置为“1”,则表示内部数据位宽为4byte(线速率大于6.6Gb/s的时候应当置“1”)。

4.jpg

3

TXUSRLKTXUSRCLK2时钟是相关联的,在时钟这两个时钟时应该遵循下面两个准则:

1.       TXUSRCLKTXUSRCLK2必须是上升沿对齐的,偏差越小越好,因此应该使用BUFGs或者BUFRs来驱动这两个时钟(因为TX InterfacePCS子层之间没有相位校正电路或者FIFO,所以需要严格对齐,本人自己的理解)。

2.       即使TXUSRCLKTXUSRCLK2GTX的参考时钟运行在不同的时钟频率,必须保证三者必须使用同源时钟。

 

 

 

发送端的时钟结构:为了能够更好的理解GTX的发送端如何工作,理解发送端的时钟结构很有必要,图2是发送端的时钟结构图。

5.jpg

2

  其中红框部分和黄底部分的内容是我们需要重点了解的地方,图中的MGTREFCLK是上一篇中提到的GTX的参考时钟,经过一个IBUFDS_GTE2源语之后进入GTX,用以驱动CPLL或者QPLL。对于TX PMA来说,主要实现的功能是并串转换,其并串转换的时钟可以由CPLL提供,也可以由QPLL提供,由TXSYSCLKSEL选择,TX PMA子层里面有三个红色方框部分是串行和并行时钟分频器,作用是产生并行数据的驱动时钟,其中D分频器主要用于将PLL的输出分频,以支持更低的线速率。

÷2/÷4这个选项由TX_INT_DATAWIDTH决定,如果TX_INT_DATAWIDTH为“0”,则选择÷2,反之选择÷4

对于÷4/÷5,则由TX_DATA_WIDTH决定,如果是位宽是16/32/64,则选择÷4,如果位宽是20/40/80,则选择÷5

对于TXUSRCLKTXUSRCLK2由谁驱动呢,官方推荐使用TXOUTCLK驱动,这样做能精简设计,同时稳定,如何使用TXOUTCLK来做TXUSRCLKTXUSRCLK2的驱动时钟呢,根据TXUSRCLKTXUSRCLK2的频率关系,以一个Lane为例,图3表示TXUSRCLK=TXUSRCLK2的驱动方式,图4表示TXUSRCLK = 2*TXUSRCLK2的驱动方式。

6.jpg    7.jpg


                    3                                                                          4

对于4CLKOUT0的值为CLKOUT12倍。

 

       TX 8B/10B Encoder高速收发器的发送端一般都带有8b/10b编码器。目的是保证数据有足够的切换提供给时钟恢复电路,编码器还提供一种将数据对齐到字的方法,同时线路可以保持良好的直流平衡。在GTX应用中,如果发送的是D码,则需要将TXCHARISK拉低,如果是K码,则将相应的TXCHARISK拉高。

 

TX Buffer了解发送的TX Buffer的作用,首先得搞清楚TX发送端的时钟域,TX发送端的时钟域如图5所示。

8.jpg

5

5中红色方框就是TX Buffer,我们都知道FIFO具有隔离时钟域的功能,在这里也不例外,我们从图中可以知道,TX Buffer连接着两个不同的时钟域XCLKTXUSRCLK,在发送端的PCS子层内部包含两个时钟域,XCLKPMA并行时钟域)TXUSRCLK时钟域,为了数据发送的稳定,XCLKTXUSRCLK必须是速率匹配,相位差可以消除的,TX Buffer主要用于匹配两时钟域的速率和消除两时钟域之间的相位差。

TX Buffer也可以被旁路,TX发送端提供了一个相位对齐电路,可以解决XCLKTXUSRCLK时钟域之间的相位差,但是TX_XCLK_SEL需设置为“TXUSR”来保持XCLK时钟域和TXUSRCLK保持同频。

 

TX Pattern GeneratorGTX拥有伪随机数列产生电路,伪随机数列是之中看似随机,但是是有规律的周期性二进制数列,有良好的随机性和接近白噪声的相关函数,所以伪随机数列可以用来做误码率测量、时延测量、噪声发生器、通信加密和扩频通信等等领域,在GTX中可以用来测试高速串行通道传输的误码率,图6GTXPRBS生成电路。

9.jpg

6

可以使能或者旁路这个PRBS生成电路,如果旁路的话TXDATA会传输到发送端的PMA。一般使用PRBS模式测试模型如图7所示。

10.jpg

                                               图7

 

TX Polarity ControlTX发送端支持对TX发送的数据进行极性控制,从PCS子层输出的编码数据在进入PISO串行化之前进行极性翻转,这部分功能主要是用来弥补PCB的设计错误,如果PCB设计时不慎将TXPTXN交叉连接的话,可以通过设置TXPOLARITY为“1”来翻转信号的极性。

下一篇:Xilinx-7Series-FPGA高速收发器使用学习—RX接收端介绍

作者QQ:799536339

欢迎互相交流学习。 

 

 

 

 

 


  1. 期待博主第二篇精品博文

  2. 期待博主第二篇精品博文


  3. 期待博主第二篇精品博文


  4. 讲的很详细!!!