luhui

简谈FPGA学习中亚稳态现象

大家好,又到了每日学习的时间了,今天我们来聊一聊FPGA学习中,亚稳态现象。 说起亚稳态,首先我们先来了解一下什么叫做亚稳态。亚稳态现象:信号在无关信号或者异步时钟域之间传输时导致数字器件失效的一种现象。 ...

简谈 IIC总线

大家好,又到了每日学习的时间了,今天咱们来聊一聊 IIC 总线设计。 一、概述: IIC 是Inter-Integrated Circuit的缩写,发音为"eye-squared cee...

基于FPGA的异步FIFO的实现

大家好,又到了每日学习的时间了,今天我们来聊一聊基于FPGA的异步FIFO的实现。 一、FIFO简介 FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存...

简谈FPGA的上电复位

大家好,博主最近有事忙了几天,没有更新,今天正式回来了。那么又到了每日学习的时间了,今天咱们来聊一聊 简谈FPGA的上电复位,欢迎大家一起交流学习。 在基于verilog的FPGA设计中,我们常常可以看到以下形式的...

荐读:基于FPGA 的CRC校验码生成器

大家好,又到了每日学习的时间了,今天我们来聊一聊基于FPGA 的CRC校验码生成器。下面咱们就来具体看看,欢迎大家一起交流学习。 1.概述 CRC即Cyclic Redundancy Che...

几幅图弄清DFT、DTFT和DFS的关系

大家好,又到了每日学习的时间了,今天咱们来聊一聊数字信号处理中DFT、DTFT和DFS的关系,咱们通过几幅图来对比,探讨一下哦。 很多同学学习了数字信号处理之后,被里面的几个名词搞的晕头转向,比如DFT,DTFT...

FPGA设计中的RAM的两种实现方法

大家好,又到了每日学习的时间了,今天我们来聊一聊在FPGA设计中RAM的两种使用方法,RAM是用来在程序运行中存放随机变量的数据空间,使用时可以利用QuartusII的LPM功能实现RAM的定制。 软件环境:Qu...

基于matlab FPGA verilog的FIR滤波器设计

1.png (23.57 KB, 下载次数: 0)下载附件13 分钟前 上传本例程实现8阶滤波器,9个系数,由于系数的对称性,h(0)=h(8),h1(1)=h(7),h(2)=h(6),h(3)=h(5),h(4)为中间单独一个系数。根据...

噪声系数与噪声因子

为了衡量电子系统的噪声性能,需要引入噪声因子F(Noise Factor)和噪声系数NF(Noise Figure)的概念。噪声系数NF与噪声温度的关系为:T=(NF-1)T0 或 NF=T/T0+1 其中:T0=绝对温度(290K)。噪声...

Vivado中ASYNC_REG命令讲解

(*ASYNC_REG = "TRUE"*)命令用于声明寄存器能够接收相对于时钟源的异步数据,或者说寄存器是一个同步链路上正在同步的寄存器。这条命令可以放在任何寄存器上,除了设置它的值为TRUE外还可以设置为FALSE.例子:(*ASYNC...

Vivado防止信号被综合掉的三种方法

1、 信号前面将keep hierarchy选择YES ,或者选择soft(在综合时保持层次),这样有利于你从模块中找到你想抓取的信号和信号名不被更改。2、 信号前面使用 (* KEEP = “{TRUE|FALSE |SOFT}” *...

简谈SDR、DDR、QDR存储器的比较

大家好,又到了每日学习的时间了,今天咱们来聊一聊SDR、DDR、QDR存储器。 首先先简单的了解一下,然后在做一下比较。 SDR:Single Data Rate, 单倍速率 DDR:D...

简谈Altera和Xilinx的FPGA区别

大家好,又到了每日学习的时间了,最近有很多人再问我学习FPGA到底是选择Altera的还是xilinx的呢,于是我就苦口婆心的说了一大堆,中心思想大概就是,学习FPGA一定要学习FPGA的设计思想以及设计原理,不要纠结于单一的实验平台或者操...

Altera cyclone V HPS GIC

大家好,又到了每日学习的时间了,今天我们来聊一聊英特尔 Altera系列 cyclone V HPS GIC. 一、CYCLONE V GIC配置 Cyclone v使用双核ARM CORTEX A9硬核...

荐读:IIC 学习心得(详细整理)

‍ 大家好,又到了每日学习的时间了,今天咱们来聊一聊IIC,今天就不以文章的形式给大家分享了,因为整理了详细的文档资料,欢迎各位一起交流学习。 下面是整理的文档资料1 小时前 上传点击文件名下载附件 [att...