PCB设计经验汇编第二部分设计规范汇编

发表于 7/31/2011 10:53:53 AM 阅读（30827）

2.1 PowerPCB电路板设计规范

1 概述

本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查。

2 设计流程

PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.

2.1 网表输入

网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send

Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输入进来。

2.2 规则设置

如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置这些规则了，因为输入网表时，设计规则已随网表输入进 PowerPCB了。如果修改了设计规则，必须同步原理图，保证原理图和PCB的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad

Stacks，需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔，一定要加上Layer 25。

注意：

PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在PowerLogic中，使用OLE

PowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。

2.3 元器件布局

网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手工布局和自动布局。

2.3.1 手工布局

1. 工具印制板的结构尺寸画出板边（Board Outline）。

2. 将元器件分散（Disperse Components），元器件会排列在板边的周围。

3. 把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。

2.3.2 自动布局

PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想，不推荐使用。

2.3.3 注意事项

a. 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起

b. 数字器件和模拟器件要分开，尽量远离

c. 去耦电容尽量靠近器件的VCC

d. 放置器件时要考虑以后的焊接，不要太密集

e. 多使用软件提供的Array和Union功能，提高布局的效率

2.4 布线

布线的方式也有两种，手工布线和自动布线。PowerPCB提供的手工布线功能十分强大，包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引擎进行，通常这两种方法配合使用，常用的步骤是手工—自动—手工。

2.4.1 手工布线

自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如BGA，

自动布线很难布得有规则，也要用手工布线。

2. 自动布线以后，还要用手工布线对PCB的走线进行调整。

2.4.2 自动布线

手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动Specctra布线器的接口，设置好DO文件，按Continue就启动了Specctra布线器自动布线，结束后如果布通率为100%，那么就可以进行手工调整布线了；如果不到 100%，说明布局或手工布线有问题，需要调整布局或手工布线，直至全部布通为止。

2.4.3 注意事项

a. 电源线和地线尽量加粗

b. 去耦电容尽量与VCC直接连接

c. 设置Specctra的DO文件时，首先添加Protect all wires命令，保护手工布的线不被自动布线器重布

d. 如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分割，布完线之后，使用Pour

Manager的Plane Connect进行覆铜

e. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的管脚，

修改属性，在Thermal选项前打勾

f. 手动布线时把DRC选项打开，使用动态布线（Dynamic Route）

2.5 检查

检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（High

Speed）和电源层（Plane），这些项目可以选择Tools->Verify

Design进行。如果设置了高速规则，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。

注意：

有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。

2.6 复查

复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者分别签字。

2.7 设计输出

PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次设计的成败，下面将着重说明输出光绘文件的注意事项。

需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层和GND层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层阻焊），另外还要生成钻孔文件（NC

Drill）

b. 如果电源层设置为Split/Mixed，那么在Add

Document窗口的Document项选择Routing，并且每次输出光绘文件之前，都要对PCB图使用Pour

Manager的Plane Connect进行覆铜；如果设置为CAM

Plane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Layer25层中选择Pads和Vias

c. 在设备设置窗口（按Device Setup），将Aperture的值改为199

d. 在设置每层的Layer时，将Board Outline选上

e. 设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Line

f. 设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情况确定

g. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动

h. 所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检查表”检查

2.2 Rockwell PCB Layout Guildlines

1. 一般规则

1.1 PCB板上预划分数字、模拟、DAA信号布线区域。

1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。

1.3 高速数字信号走线尽量短。

1.4 敏感模拟信号走线尽量短。

1.5 合理分配电源和地。

1.6 DGND、AGND、实地分开。

1.7 电源及临界信号走线使用宽线。

1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。

2. 元器件放置

2.1 在系统电路原理图中：

a) 划分数字、模拟、DAA电路及其相关电路；

b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；

c) 注意各IC芯片电源和信号引脚的定位。

2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。

Note:

当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整,如元器件间距、高压抑制、电流限制等。

2.3 初步划分完毕後，从Connector和Jack开始放置元器件：

a) Connector和Jack周围留出插件的位置；

b) 元器件周围留出电源和地走线的空间；

c) Socket周围留出相应插件的位置。

2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：

a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；

b) 将元器件放置在数字和模拟信号布线区域的交界处。

2.5 放置所有的模拟器件：

a) 放置模拟电路元器件，包括DAA电路；

b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；

c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；

d) 对於串行DTE模块，DTE EIA/TIA-232-E

系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。

2.6 放置数字元器件及去耦电容：

a) 数字元器件集中放置以减少走线长度；

b) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI；

c) 对并行总线模块，元器件紧靠

Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；

d) 对串行DTE模块，接口电路靠近Connector；

e) 晶振电路尽量靠近其驱动器件。

2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。

3. 信号走线

3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。

Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：

Noise Source

neutral

noise sensitive

VDD

31,38

GND, AGND

34,37

Crystal

52,53

Reset

Memory BUS

1-6,9-10,12-13

43-50,58-68

NVRAM

39,42

Telephone

7-8,36,51,54

24-25,30,32-33

Audio

23,26-29

串行DTE

40-41

11,14-22,55-57

并行总线

11,14-22,40-41

55-57

3.2 数字信号走线尽量放置在数字信号布线区域内；

模拟信号走线尽量放置在模拟信号布线区域内；

(可预先放置隔离走线加以限定，以防走线布出布线区域)

数字信号走线和模拟信号走线垂直以减小交叉耦合。

3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。

a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil；

b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。

3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如/HCS、/HRD、/HWT、/RESET。

3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。

3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。

3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。

3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面，隔离地线可走到PCB的另一面以跳过信号走线而保持连续。

3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。

3.10 高频信号走线应减少使用过孔连接。

3.11 所有信号走线远离晶振电路。

3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。

3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。

3.14 清除地线环路，以防意外电流回馈影响电源。

4. 电源

4.1 确定电源连接关系。

4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。

4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理)

4.4 一般地，先布电源走线，再布信号走线。

5. 地

5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。

5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。

5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。

5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。

5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。

5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。

5.7 所有地线走线尽量宽，25-50mil。

5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。

6. 晶振电路

6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器)

6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上

离晶振最近的DGND引脚，且尽量减少过孔。

6.3 如可能，晶振外壳接地。

6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。

6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电容和Modem的GND引脚。

7. 使用EIA/TIA-232接口的独立Modem设计

7.1 使用金属外壳。如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。

7.2 各电源线上放置相同模式的Choke。

7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。

7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。

7.5 EIA/TIA-232电缆信号地接至数字地。

7.6 以下情况EIA/TIA-232电缆屏蔽不用接至Modem外壳;空接;通过Bead接到数字地;EIA/TIA-232电缆靠近Modem外壳处放置一磁环时直接连到数字地。

8. VC及VREF电路电容走线尽量短，且位於中性区域。

8.1 10uF VC电解电容正极与0.1uF VC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)。

8.2 10uF VC电解电容负极与0.1uF VC电容的连接端通过Bead後用独立走线连至Modem的AGND引脚(PIN34)。

8.3 10uF VREF电解电容正极与0.1uF VC电容的连接端通过独立走线连至Modem的VREF引脚(PIN25)。

8.4 10uF VREF电解电容负极与0.1uF VC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)；注意与8.1走线相独立。

VREF ------+--------+

┿ 10u ┿ 0.1u

VC ------+--------+

┿ 10u ┿ 0.1u

+--------+-----~~~~~---+

AGND

使用之Bead应满足：

100MHz时，阻抗=70W;;

额定电流=200mA;;

最大电阻=0.5W。

9. 电话和Handset接口

9.1 Tip和Ring线接口处放置Choke。

9.2 电话线的去耦方法与电源去耦类似，使用增加电感组合体、Choke、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意，一般做法是预留这些器件的位置，以便性能/EMI测试认证时调整。

9.3 Tip和Ring线到数字地间放置耐压高的滤波电容(0.001uF/1KV)。

2.3 印制电路板工艺设计规范

一、目的

1，规范印制电路板工艺设计，满足印制电路板可制造性设计的要求；

2，为硬件设计人员提供印制电路板工艺设计准则；

3，为工艺人员审核印制电路板可制造性提供工艺审核准则。

二、范围

本规范规定了硬件设计人员设计印制电路板时应该遵循的工艺设计要求，适用于公司设计的所有印制电路板。

三、特殊定义：

　　印制电路板（PCB, printed circuit board）：

　　在绝缘基材上，按预定设计形成印制元件或印制线路或两者结合的导电图形的印制板。

　　元件面（Component Side）：

　　安装有主要器件（IC等主要器件）和大多数元器件的印制电路板一面，其特征表现为器件复杂，对印制电路板组装工艺流程有较大影响。通常以顶面（Top）定义。

　　焊接面（Solder Side）：

　　与印制电路板的元件面相对应的另一面，其特征表现为元器件较为简单。通常以底面（Bottom）定义。

　　金属化孔（Plated Through Hole）：

　　孔壁沉积有金属的孔。主要用于层间导电图形的电气连接。

　　非金属化孔（Unsupported hole）：

　　没有用电镀层或其它导电材料涂覆的孔。

　　引线孔（元件孔）：

　　印制电路板上用来将元器件引线电气连接到印制电路板导体上的金属化孔。

　　通孔：

　　金属化孔贯穿连接（Hole Through Connection）的简称。

　　盲孔（Blind via）：

　　多层印制电路板外层与内层层间导电图形电气连接的金属化孔。

　　埋孔(Buried Via)：

　　多层印制电路板内层层间导电图形电气连接的金属化孔。

　　测试孔：

　　设计用于印制电路板及印制电路板组件电气性能测试的电气连接孔。

　　安装孔：

　　为穿过元器件的机械固定脚，固定元器件于印制电路板上的孔，可以是金属化孔，也可以是非金属化孔，形状因需要而定。

　　塞孔：

　　用阻焊油墨阻塞的通孔。

阻焊膜（Solder Mask, Solder Resist）：

用于在焊接过程中及焊接后提供介质和机械屏蔽的一种覆膜。

焊盘（Land, Pad）：

用于电气连接和元器件固定或两者兼备的导电图形。

　　其它有关印制电路的名词述语和定义参见GB2036-80《印制电路名词术语和定义》。

元件引线（Component Lead）：

从元件延伸出的作为机械连接或电气连接的单股或多股金属导线，或者已经成形的导线。

折弯引线（Clinched Lead）：

焊接前将元件引线穿过印制板的安装孔然后弯折成形的引线。

轴向引线（Axial Lead）：

沿元件轴线方向伸出的引线。

波峰焊（Wave Soldering）：

印制板与连续循环的波峰状流动焊料接触的焊接过程。

回流焊（Reflow Soldering）：

是一种将元器件焊接端面和PCB焊盘涂覆膏状焊料后组装在一起，加热至焊料熔融，再使焊接区冷却的焊接方式。

桥接（Solder Bridging）：

导线间由焊料形成的多余导电通路。

锡球（Solder Ball）：

焊料在层压板、阻焊层或导线表面形成的小球（一般发生在波峰焊或回流焊之后）。

拉尖（Solder Projection）：

出现在凝固的焊点上或涂覆层上的多余焊料凸起物。

墓碑，元件直立（Tombstone Component）：

一种缺陷，双端片式元件只有一个金属化焊端焊接在焊盘上，另一个金属化焊端翘起，没有焊接在焊盘上。

　　集成电路封装缩写：

BGA（Ball Grid Array）：球栅阵列，面阵列封装的一种。

QFP（Quad Flat Package）：方形扁平封装。

PLCC（Plastic Leaded Chip Carrier）：有引线塑料芯片栽体。

DIP（Dual In-line Package）：双列直插封装。

SIP（Single inline Package）：单列直插封装

SOP（Small Out-Line Package）：小外形封装。

SOJ（Small Out-Line J-Leaded Package）：J形引线小外形封装。

COB（Chip on Board）：板上芯片封装。

Flip-Chip：倒装焊芯片。

片式元件（CHIP）：片式元件主要为片式电阻、片式电容、片式电感等无源元件。根据引脚的不同，有全端子元件（即元件引线端子覆盖整个元件端）和非全端子元件，一般的普通片式电阻、电容为全端子元件，而像钽电容之类则为非全端子元件。

THT（Through Hole Technology）：通孔插装技术

SMT（Surface Mount Technology）：表面安装技术

四、规范内容：

我司推荐的加工工艺

电子装联工艺中有多种加工工艺，包括SMT、THT和SMT/THT混合组装，根据我司特点，建议优选下列加工工艺：

单面SMT（单面回流焊接技术）

此种工艺较简单。典型的单面SMT 其PCB主要一面全部是表面组装元器件（如我司部分内存产品）。根据我司实际情况，这里我们可以将单面SMT概念略微放宽一些，即PCB主要一面上可以有少量符合回流焊接温度要求和通孔回流焊接条件的THT元器件，采用通孔回流焊接技术焊接这些THT元器件，另外考虑到节省钢网，也可以允许在另一面有少量 SMT元器件采用手工焊接（如我司部分无线网卡产品），手工焊接SMT元器件的封装要求如下：

引线间距大于0.5mm（不包括0.5mm）的器件，片式电阻、电容的封装尺寸不小于0603，不要有0402排阻，不要有BGA等面阵列器件。也可以手工焊接少量THT元件。

加工工艺为：锡膏涂布――元器件贴装――回流焊接――手工焊接

双面SMT（双面回流焊接技术）

此种工艺较简单（如我司部分内存产品）。适合双面都是表面贴装元器件的PCB，因此在元器件选型时要求尽量选用表面贴装元器件，以提高加工效率。如果PCB上无法避免使用小部分THT元器件，可以采用通孔回流焊接技术和手工焊接方法。采用通孔回流焊接技术，THT元器件要符合回流焊接温度要求和通孔回流焊接条件。由于此工艺是二次回流焊接，在第二次回流焊接时，底部的元器件是靠熔融焊料的表面张力而吸附在PCB板上的。为防止焊料熔化时过重的元器件下掉或移位，对底面的元器件重量有一定要求，判断依据为：每平方英寸焊角接触面的承重量应小于等于30克。如果采用网带式回流焊机焊接，每平方英寸焊角接触面的承重量大于30克的器件，必须接触网带，并使PCB板同网带保持水平。

加工工艺为：锡膏涂布――元器件贴装――回流焊接――翻板――锡膏涂布――元器件贴装――回流焊接――手工焊接

单面SMT+THT混装（单面回流焊接，波峰焊接）

此类工艺是一种常用的加工方法，因此在PCB布局时，尽可能将元器件都布于同一面，减少加工环节，提高生产效率。

加工工艺为：锡膏涂布――元器件贴装――回流焊接――插件――波峰焊接

双面SMT+THT混装（双面回流焊接，波峰焊接）

此种工艺较为复杂，在我司网络产品中多见。此类PCB板底面的SMT元器件需要采用波峰焊接工艺，因此对底面的SMT元器件有一定要求。

BGA等面阵列器件不能放在底面，PLCC、QFP等器件不宜放在底面，细间距引线SOP不宜波峰焊接，元器件托起高度值（Stand off）不能满足印胶要求的片式元件，由于无法印胶固定，也不宜放在底部波峰焊接，SOP器件的布局方向也有要求等。具体要求请参见“布局”一节。

在设计这种元器件密度较大，底面必须排布元器件并且THT元器件又较多的PCB板时，要求采用此种布局方式，提高加工效率，减少手工焊接工作量。

加工工艺为：锡膏涂布――元器件贴装――回流焊接――翻板――印胶――元器件贴装――胶固化――翻板――插件――波峰焊接

元器件布局

元器件布局通则

在设计许可的条件下，元器件的布局尽可能做到同类元器件按相同的方向排列，相同功能的模块集中在一起布置；相同封装的元器件等距离放置，以便元件贴装、焊接和检测。

PCB板尺寸的考虑

限制我司PCB板尺寸的关键因素是切板机的加工能力。

选择的加工工艺中涉及到铣刀式切板机时，PCB拼板尺寸：70mm×70mm――310mm×240mm。

选择的加工工艺中涉及到园刀式切板机时，PCB拼板尺寸：50mm×50mm（考虑到其它设备的加工能力）――450mm×290mm。板厚：0.8mm――3.2mm。

选择的加工工艺中不涉及到切板机时（如网络产品），PCB板尺寸：50mm×50mm――457mm×407mm。（波峰焊？？），板厚：0.5mm――3.0mm。具体参见附录“加工设备参数表”。特别要注意在制作工艺夹具时也要考虑到设备的加工能力。

工艺边

PCB板上至少要有一对边留有足够的传送带位置空间，即工艺边。PCB板加工时，通常用较长的对边作为工艺边，留给设备的传送带用，在传送带的范围内不能有元器件和引线干涉，否则会影响PCB板的正常传送。

工艺边的宽度不小于5mm。如果PCB板的布局无法满足时，可以采用增加辅助边或拼板的方法，参见“拼板”。

PCB测试阻抗工艺边大于7MM。

PCB板做成圆弧角

直角的PCB板在传送时容易产生卡板，因此在设计PCB板时，要对板框做圆弧角处理，根据PCB板尺寸的大小确定圆弧角的半径（5mm?）。拼板和加有辅助边的PCB板在辅助边上做圆弧角。

元器件体之间的安全距离

考虑到机器贴装时存在一定的误差，并考虑到便于维修和目视外观检验，相邻两元器件体不能太近，要留有一定的安全距离。

QFP、PLCC

此两种器件的共同特点是四边引线封装，不同的是引线外形有所区别。QFP是鸥翼形引线，PLCC是J形引线。由于是四边引线封装，因此，不能采用波峰焊接工艺。

QFP、PLCC器件通常布在PCB板的元件面，若要布在焊接面进行二次回流焊接工艺，其重量必须满足：每平方英寸焊角接触面的承重量应小于等于30克的要求。

BGA等面阵列器件

BGA等面阵列器件应用越来越多，一般常用的是1.27mm，1.0mm和0.8mm球间距器件。BGA等面阵列器件布局主要考虑其维修性，由于BGA返修台的热风罩所需空间限制，BGA周围3mm范围内不能有其它元器件。正常情况下BGA等面阵列器件不允许布置在焊接面，当布局空间限制必须将BGA等面阵列器件布置在焊接面时，其重量必须满足前述要求。

BGA等面阵列器件不能采用波峰焊接工艺。

SOIC器件

小外形封装的器件有多种形式，有SO、SOP、SSOP、TSOP等，其共同特点都是对边引线封装。此类器件适合回流焊接工艺，布局设计要求与QFP器件相同。引线间距≥1.27mm（50mil）、器件托起高度（Standoff）≤0.15mm的SOIC器件可以采用波峰焊接工艺，但是要注意SOIC器件与波峰的相对方向。

Standoff大于0.2mm不能过波峰

SOT、DPAK器件

SOT器件适用于回流焊接工艺和波峰焊接工艺，在布局时可以放在元件面和焊接面。采用波峰焊接工艺时，器件托起高度（Standoff）要≤0.15mm