一款基于U段发射机的频率合成设计方案
0赞频率合成模块是为发射和接收模块中的调制器和解调器提供本振源的。在该振频率源的设计中，杂散和相位噪声是两个必须考虑的重要技术指标。为了抑制本振频率源的杂散，采用了锁相环加2次倍频的方式以产生发射和接收所需的本振信号。为使本振源获得良好的相位噪声性能，在锁相频率源的设计中选用了具有良好相位噪声性能的锁相环芯片——PEREGRINE公司的PE3236；20MHz温补晶振(TCXO)DSB321SC;irenza公司的VCO190-350T外置VCOS。
发射模块的本振频率为340MHz，接收模块的本振频率为680（340×2）MHz。
发射模块的锁相环芯片选用PEREGRINE公司的PE3236，该芯片的工作频率范围为200～2200MHz，符合设计要求。由于锁相频率源输出信号的相位噪声会随环路分频数N值在鉴相基准噪声的基础上恶化，所以在参考频率的选取上选取了PE3236所能接受的最大参考频率20MH以尽可能减小环路分频数N的取值，故晶振选用20MHz温补晶振(TCXO)DSB321SC（其相位噪声性能如××表所示）;VCO选用Sirenza公司的VCO190-350T,该VCO的工作电压为＋5V，工作频段为340～360MHz，压控灵敏度为10MHz/V，二次谐波抑制为-15dB，偏离中心频率10kHz处的相位噪声为－140dBc。
对于接收模块的本振频率，由于接收模块采用的是LT5506解调芯片，该芯片的本振信号在进入混频器前将会被2分频，所以接收模块的本振信号将是发射模块本振信号的2倍，即680MHz。因而接收模块的本振信号可通过2倍频发射模块本振信号得到；也可以另外设计一锁相频率源用以产生接收模块本振，但这样使得本振模块结构显得复杂，且性能却并无明显改善。
图× 锁相频率合成器实现框图
图×为产生发射模块本振频率的实现框图。用PE3236设计的频综的环路滤波器一般采用下图所示的有源二阶环路低通滤波器的形式。
环路滤波器的参数计算方法如下：
第一步：
首先根据对PLL系统输出频率的要求，确定合适频率的参考晶fd和鉴相频frRfd。根据参考晶振的相噪谱得到分频R次后的鉴相频的相噪，将参考晶振分R次后相噪改。PE3236的内部分频器的相位噪声基底为-154dBc/Hz，即分频后的相噪改善，也只能达到-154dBc/Hz的水平。
第二步：
由鉴相基准的相位噪声，得到倍频N次后的相噪特性N为环路的分频比，将鉴相基准倍频N后，相位噪声将恶N。
[注:相位噪声(带内)=(1 Hz规一化的噪声基底)+10log(鉴相频率)+20log(N／R)]
[注:相位噪声(带内)=(1 Hz规一化的噪声基底)+10log(鉴相频率)+20log(N／R)]
第三步：
将VCO的相噪谱和鉴相基准倍R次后的相噪谱做在同一张图上，选取两谱线相交处所对应的调制频率作为环路的自然谐振角频fout，自然谐振角频率fn，则环路具有最佳的噪声性能。
注：另外一些资料将环路带宽fc和自然谐振角频率fn是区别对待的，他们是通E来联系的。他们之间的对应关系见下表，一般情况下E=0.7，那么fc=2*fn，然后再根据fn的值来确定个L,C的值。）
（另注：有些资料将锁定时间和切换时间ts和环路带宽fc之间的公式写为fc=1/ts。而另有些资料则将根据经验公式fc=4/ts来计算。因此实际的实际过程中是要不断来调整，公式计算出来的是参考值。一般再实际过程中总是将带宽取的比两谱线相交处要小一些。）
|
衰减系 |
fc/fn的比值 |
|
0.3 |
1.65 |
|
0.4 |
1.73 |
|
0.5 |
1.82 |
|
0.6 |
1.93 |
|
0.7 |
2.05 |
|
0.8 |
2.18 |
第五步：
环路滤波器是获取鉴相误差中的直流成分，这一过程是线性的，但环路中高频率、大幅度的干扰信号将引起环路滤波器中运算放大器产生非线性，导致运放的增益带宽积下降，可能破坏PLL的正常工作，所以应在实际的环路滤波器前加一个预滤波环节，以抑制高频率、大幅度的干扰信号。一般可加一个预滤波电容C1。
滤波电C1的加入会产生一个新的极点，其位置A。新极点的加入会引起环路相位裕量减小，导致环路的不稳定。一般情况下要求该极点应足够远，以减少对环路参数的影响。（注：有些资料则是wc>20wn,因此这个也需要实际调试过程中来确定）
外置VCO选用的是Sirenza公司的VCO190-350T，其偏离中心频率10kHz处的相位噪声为－140dBc。
对于680MHz的接收模块本振频率，采用的是将发射模块340MHz本振频率2次倍频的方式来获取。这里介绍两种不同产生接收模块本振频率的倍频方案。
方案一：采用成都亚光×××2倍频器件以获取680MHz本振频率
下图为该方案接收模块本振信号产生的结构图：
接收模块本振信号产生的结构图
发射、接收模块本振设计的功率分配图：
发射、接收模块本振设计的功率分配图
该方案中所使用的2倍频器可由成都亚光××提供现货，但其2倍频器倍频损耗较大，为-15dB，所以在倍频后需加一放大器，同时还需在其后加一衰减网络，使得实现结构相对复杂。
方案二：采用晶体管选频放大滤波电路以获取680MHz本振频率
下图为使用ADS仿真软件建立的晶体管选频放大滤波电路模型：
从仿真结果可以看到，该电路可实现对340MHz的输入信号进行2次倍频的功能，并且对倍频产生的680MHz输出信号有4dB的增益，对340MHz、1020MHz信号都有将近-30dB的抑制。
发射、接收模块本振设计的功率分配图：
发射、接收模块本振设计的功率分配图
该方案省去了方案一中放大器件，其实现结构相对简单，但目前尚无能够实现该功能的现成器件，需要相应单位费时调试，故作为备选方案。
本振产生模块中中心频率分别为340MHz、680MHz的SAW带通滤波器的频响特性图：
过设计计算，可以将本振信号的设计指标定为：
相位噪声：<-90dBc/Hz@1kHz；<-95dBc/Hz@10kHz
杂散抑制：<-65dBc
组合干扰：………………（我公式编辑器不能用）
通过计算，n1 n2绝对值在小于5的情况下都不会有组合频率落入（340－3）MHz～（340+3）MHz的频带范围内。
同频干扰：为减小同频干扰，应尽可能减小本振信号的泄漏。为此在制板的时候要注意在信号线两端进行充分的敷地；对本振模块安装屏蔽盒，或者将本振模块单独做在一铝盒,以改善本振源的电磁兼容问题。
