ScriptSim通过PLI建立了Verilog与Python的连接，使得用户可以用Python脚本 语言创建仿真模型。这些仿真模型利用Python的各种特性，实现复杂的用户交互，使仿真过程的可控性和可视性得到提高。在IC芯片或FPGA开发的后 期，这些仿真模型和测试用例可以重用于板级测试和调试。
ScriptSim是一款开源软件，可以安装在Linux操作系统下，与Modelsim等支持Verilog PLI的仿真器兼容。在Ubuntu10.04下安装该软件，除了按照README中介绍的操作步骤执行外，还需要修改部分源文件，并额外安装几个软件。 安装过程记录如下：
    1. sudo apt-get install python-tk
    2. python configure.py
    3. Add #include <limits.h> into server.c
    4. sudo apt-get install python2.6-dev
    5. make
其中步骤1和3、4是为了解决安装过程中出现的错误而添加的。
 

University of Massachusetts Amherst的一位硕士研究生，在其毕业论文中，采用ScriptSim实现了PCI总线的仿真和测试。

参考链接： Andryc, Kevin R., "A Novel Approach to PCI Simulation Using ScriptSim" (2008).

LSI的一位工程师使用Tcl和SystemVerilog DPI，采用与ScriptSim相似的设计思想，扩展了SystemVerilog语言，使得设计工程师创建的单元测试用例可以重用于测试工程师的板级测试，提高了测试覆盖率。

参考链接： Using VMM, DPI, and TCL to Leverage Verification and Enable Early Testing, Emulation, and Validation