riple

Stay Hungry, Stay Foolish.

海外捉虫记—时序问题是怎样解决的

0
阅读(1948)

Kevin确实经验老到,我们两个看来需要PCB改版才能解决的问题,经他调了几天,还真证明出通过FPGA的内部时序调整,也可以找到一条通往系 统时序收敛之路。

1. 控制引脚输出延时。采用DDIO是个很好的方法。

2. 采用PLL或者是clkctrl保证时钟占空比。