PAL/GAL:
PAL——Progammable Array Logic 可编程阵列逻辑
GAL——Generic Array Logic 通用可编程阵列逻辑

CPLD：
Complex Progammable Logic Device 复杂的可逻辑编程器件

Altera 称自己CPLD为EPLD

FPGA：
Field Progammable Gate Array
现场可编程逻辑阵列

FPGA有6个组成部分：可编程I/O、基本可编程逻辑单元、嵌入式块RAM、步线资源、底层嵌入功能单元、内嵌专用硬核Hard Core
基于SRAM工艺

I/O电气标准：LVTTL LVCMOS SSTL HSTL LVDS LVPECL PCI

基本可编程逻辑单元组成：查找表LUT——完成组合逻辑电路  寄存器——同步时序逻辑电路
Altera 的基本可编程逻辑单元叫LE-Logic Element-逻辑单元, 一个Reg一个LUT组成。10个LE组成LAB-Logic Array Block-逻辑阵列模块，LAB中除了有LE，还有LE进位链、LAB控制信号、局部互联线资源、LUT级联链、寄存器级联链。

嵌入式块RAM-Block RAM

底层嵌入功能单元 包括DLL  PLL
Altera集成的是PLL

Altera公司产品简单介绍：
主要分三类：
高性能FPGA  APEX  Stratix 
低成本FPGA  ACEX  Cyclone飓风-针对消费类电子产品
CPLD   MAX7000B  MAX3000A MAX II

Cyclone 130nm工艺，内部有锁相环、RAM块

CPLD组成：可编程I/O、基本逻辑单元、步线池、其他辅助功能模块

基本逻辑单元：没有LUT，只有宏单元-MC-Macro Cell-与、或阵列加触发器组成
与、或阵列完成组合逻辑功能，触发器完成时序逻辑功能。

Quartus II 内部工具总结

Text Editor 文本编辑器
Memory Editor 内存编辑器
MegaWizard IP生成器
Schematic Editor 原理图编辑器
RTL Viewer 积存器传输级视图观察器
Assignment Editor 约束编辑器
LogicLock 逻辑锁定工具
PowerFit Fitter 布局布线器
Timing Analyzer 时序分析器
Floorplan Editor 布局规划器
Chinp Editor 底层编辑器
Design Space Explorer 设计空间管理器
Design Assistant 检查设计可靠性
Assembler 编程文件生成工具
Progammer 下载配置工具
PowerGauge 功耗仿真器
SignalTap II 在线逻辑分析器
Signal probe 信号探针
SOPC builder 可编程片上系统设计环境
DSP builder DSP设计环境