如今系统的运行频率越来越高，FPGA的管脚数越来越多，管脚的开关速率越来越高，并且可以支持很多不同的管脚标准，等等原因，因此对FPGA的板级设计提出了更高的要求。

    那么如何才能设计出一款高速高性能的FPGA系统板呢？这需要FPGA工程师，PCB工程师和信号完整性工程师协同合作。

    FPGA工程师负责编写和验证RTL代码，调试系统，协同PCB工程师进行管脚分配。对于关键时序路径，对PCB工程师提出要求，协同设计。同时FPGA工程师对管脚的布局分配和管脚标准分配，都会影响到信号完整性问题，需要和信号完整性工程师协调，进行相应的分配。

    PCB工程师负责画原理图和layout了。根据FPGA给出的管脚分配和要求进行设计。同时PCB工程师提供的详细的layout参数，是信号完整性工程师建立模型进行仿真的必要参数。

    信号完整性工程师负责验证信号质量。在以前，系统的频率并不高时，信号完整性并不重要，很多系统中都不需要去考虑，然后随着系统频率的越来越高，信号完整性越来越显的重要。

    三则之间的关系如下图所以：