1）波形对比的作用

波形对比是一种学习自检方法，这种方法要有标准答案代码为前提。

大家在学习FPGA时，一定要动手自己写代码，而不是把买开发板上的“例程”马马虎虎看会了。如果有一份标准的代码，我们自己写了一份代码，怎么知道自己的设计是否正确呢？这时就可以运用波形对比的方法来检查，验证自己的设计。

这种方法只需对Testbench稍作修改即可，很容易观察波形之间的差别，发现自我设计中的细微错误，培养认真严谨的设计风格。

2波形对比方法

对比所需要的文件

a、对比目标文件V0（已有相应的verilog代码）

b、对比调试文件V1（自己编写的需要对比的Verilog代码）

c、对比测试文件TB

在TB中分别例化V0，V1，假设需要对比的信号为S，在TB中加入如下对比分析语句。

/*********注释开始****************

参数定义：s0，在V0中的例化名

          s1，在V1中的例化名

**********注释结束****************/

reg com_flag;// 对比结果指示标志

always  @(posedge clk or negedge rst_n)begin

    if(rst_n==1'b0)begin

        com_flag <= 0;

    end

    else if(s0 == s1) begin

        com_flag <= 0;

    end

    else begin

        com_flag <= 1;

    end

End

3）结果分析

A、若com_flag一直为低电平0，则说明对比信号与目标信号一致，对比通过。

B、若com_flag有出现高电平的情况，则说明对比不通过，请检查自己的设计。