那些年，我们拿下了FPGA目录

第1章 可编程器件的历史 

1.1从第一个晶体管到PROM的出现

1.2 SPLD与CPLD的时代  

1.3 FPGA的崛起 

1.4 SOPC的盛世  

第2章  FPGA原理    

2.1基于SRAM技术原理    

2.1.1SRAM与DRAM  

2.1.2 SRAM构成FPGA机理     

2.1.3查找表举例  

2.1.4 LUT的讨论 

2.1.5基于SRAM优缺点    

2.2基于反熔丝技术原理    

2.2.1熔丝与反熔丝     

2.2.2熔丝与反熔丝编程机理     

2.2.3最小单元MUX   

2.2.4基于反熔丝技术的优缺点讨论  

2.3基于FLASH技术原理  

2.3.1 FLASH 

2.3.2 FLASH结构FPGA    

2.3.3 FLASH架构FPGA优缺点

第3章FPGA的应用领域  

3.1视频图像处理中的应用 

3.1.1 概述    

3.1.2 视频编解码 

3.1.3 目标识别    

3.1.4图像处理支持资源     

3.2通信领域中的应用 

3.2.1有线通信     

3.1.2无线通信     

3.1.3通信领域支持资源     

3.3数字信号处理中的应用 

3.3.1概述     

3.3.2数字处理系统模型     

3.3.3 DSP实现方式     

3.3.4 FPGA做数字信号处理优势      

3.3.3DSP支持资源      

3.4嵌入式领域中的应用    

3.4.1概述     

3.4.2 创新挑战和机遇 

3.4.3嵌入式支持资源  

3.5各领域的参考解决方案 

第4章 数字系统的设计     

4.1数字系统设计的基本概念    

4.2数字系统设计思想方法 

4.2.2 方案的抉择 

4.2.3 top_down具体实现    

4.2.4 硬件化 

4.3数字系统设计平台选择 

4.3.1通用集成电路芯片构成数字系统     

4.3.2应用可编程逻辑器件、专用集成电路实现数字系统     

第5章FPGA开发流程      

5.1设计输入 

5.1.1设计输入方式     

5.1.2输入方式使用探讨     

5.2 综合

5.2.1编译     

5.2.2映射     

5.3 布局布线

5.3.1 布局    

5.3.2 布线    

5.4 约束

5.5 FPGA开发仿真     

5.5.1 测试平台    

5.5.2 RTL级仿真  

5.5.3 静态仿真    

5.5.4 时序仿真    

5.6静态时序分析 

5.7在线调试 

5.7 配置及固化   

5.7.1 FPGA配置过程  

5.7.2 举例——altera FPGA配置全过程   

5.7.3 配置模式    

5.7.4 模式选择    

5.8开发工具总结 

第6章verilog or vhdl？

6.1 verilog 基本结构

6.2 vhdl 基本结构

6.3民主的verilog

6.4 verilog升级-systemverilog

第7章 拿下常量数据类型

7.1我该如何表达整数

7.2 x和z之间的事

7.3 变与不变的参量型

7.4 我和常量的约定

第8章 拿下变量数据类型

8.1其实是可以变很多的

8.2 wire 和reg才是精干

8.3 不要以为reg我就是触发器

8.4 memory其实也是reg

8.5 inout该怎么定义类型

第9章 拿下运算符     

9.1林林总总的运算符

9.1.1 逻辑运算符 

9.1.2 关系运算符 

9.1.3 等式运算符 

9.1.4 移位运算符 

9.1.5 位拼接运算符    

9.1.6 缩减运算符 

9.1.7 三目运算符

9.2 给它们排个序吧   

9.3 赋值语句

9.3.1阻塞赋值

9.3.2非阻塞赋值

9.3.3 塞还是不塞

第10章 不再纠结if 和case

10.1 if不同形态

10.2 case不同形态

10.3 if和case之间的转换

10.4 if和case千万别下定论

10.5不完全的if和case

10.6关于case的约束

第11章 循环语句笔记

11.1只能仿真的循环

11.1.1 定数的repeat

11.1.2 永远的forever

11.1.3 有限的while

11.2 特立独行的for

11.2.1 for的基本形态

11.2.2 可以综合的for

第12章 块语句以及过程块说说

12.1 说说begin end

12.2 说说fork join

12.3 说说assign

12.4 说说always

第13章抽象级别的描述     

13.1 不同抽象级别概述     

13.2 门级结构描述     

13.2.1 与非门、或门和反向器等及其说明语法      

13.2.2 用门级结构描述二选一选择器

13.3 行为级描述

13.3.1 行为级与RTL级区别

13.3.2 RTL级描述二选一选择器

第14章 层次化建模及模块例化      

14.1 层次化建模概念  

14.2 模块例化     

14.3 四位脉动进位计数器  

第15章 测试模块的编写   

15.1编写testbench目的      

15.2 基本的testbench结构 

15.3产生激励的一些描写方式   

15.3.1  产生时钟的几种方式    

15.3.2 产生复位信号的几种形式      

15.4 准确理解timescale

15.4 2-4解码器实例    

第16章 仿真工具基本使用      

16.1 Modelsim简介     

16.2 Modelsim HDL仿真优势    

16.3 Modelsim基本使用     

16.3.1 Modelsim使用流程  

16.3.2 简单2-4编码器RLT仿真实例      

16.4 高级命令方式仿真     

16.4.1常用一些命令   

16.4.2其他命令学习方法   

16.4.3 DO文件的编写与使用    

16.5 Modelsim私藏技巧     

16.5.1利用modelsim模板建立testbench  

16.5.2 Wave 查看技巧 

16.5.3 仿真代码的修改      

第17章 组合逻辑专题      

17.1组合逻辑描述方法      

17.1.1 assign语句实现组合逻辑 

17.1.2 always块实现组合逻辑   

17.2常用组合电路

              17.2.1多路器

              17.2.2加法器

              17.2.3 译码器

第18章 时序逻辑专题      

18.1 时序逻辑描述方法     

18.2常用时序电路      

       18.2.1分频电路

       18.2.2 沿提取电路

第19章 函数与任务专题   

19.1  task

19.1.1 task特点及描述

19.1.2 task举例说明  

19.2  function

19.2.1 function特点及描述

19.2.2 function 举例说明

19.3  task和function不混淆            

19.4 系统任务与函数   164

19.4.1 标准输出任务

19.4.3 文件管理任务

19.4.4 仿真控制任务

19.4.5 时间函数

19.4.6其他

第20章 编译预处理与可综合性      

18.1 编译预处理  

18.1.1 编译预处理概念      

18.1.2 常用编译预处理             

18.3不再烦恼可综合性      

第21章 状态机专题   

21.1状态机的概念      

21.2 状态机的分类     

21.2.1more 状态机

21.2.2mealy状态机

21.3 状态机实现步骤现场

       21.3.1状态的提取

       21.3.2状态转移图

       21.3.3 状态编码

       21.3.4状态机的描述   

21.4 不同状态机描述方式

21.4.1 一气呵成的一段式

21.4.2 一看即懂的二段式

21.4.3 高效率的三段式             

21.5 状态机的容错设计

       21.5.1编码方式选择

       21.5.2 safe状态机

第22章VERILOG我们有这些约定

       22.1命名标准

       22.2 程序风格

       22.3 设计准则

第23章 集成开发软件工具Quartus II     

231 QuartusII简介

23.2工程实例介绍      

23.3准备      

23.4新建工程      

23.5设计输入      

23. 6 分析综合    

23. 7 布局布线    

23. 8下载与固化  

23. 9 总结    

第24章 基于集成工具的仿真和调试      

24.1 Modelsim与Quartus联合使用   

24.1.1联合准备工作   

24.1.2 Altera仿真库的介绍 

24.1.3利用Modelsim做前仿真  

24.1.4利用Modelsim做静态仿真     

24.1.5利用Modelsim做时序仿真     

24.2 在线调试与SignalTap Ⅱ的使用      

24.2.1 创建STP文件  

24.2.2 设置采集时钟  

24.2.3在STP文件中分配信号   

24.2.4 指定采样点数及触发位置      

24.2.5 逻辑分析仪触发控制      

24.2.6 编译嵌入SignalTap Ⅱ逻辑分析仪的设计   

24.2.7 SignalTap Ⅱ分析器件编程     

24.2.8 查看SignalTap Ⅱ采样数据   

24.2.9 数据保存  

第25章IP核概念及应用举例  

25.1 存贮器  

25.2 加法器  

25.3 FIFO     

25.4 PLL

第26章 用FPGA来搞搞音乐

26.1 基本乐理

26.2音调的控制

26.3 音长的控制

26.4 天空之城

第27章 字符液晶显示驱动设计

27.1 字符液晶H1602B

       27.1.1字符液晶H1602B端口与电路连接

       27.1.2字符液晶H1602B的字符集和指令集

27.2 控制器的实现

       27.2.1状态机的设计

       27.2.2 编码实现

第28章SDRAM控制器设计

28.1 SDRAM的工作原理

       28.1.1 SDRAM的一般结构

       28.1.2 SDRAM的操作流程及指令

              28.1.3 SDRAM的操作时序

       28.2 SDRAM控制器实现

       28.2.1状态机的设计

       28.2.2模块的划分

       28.2.2 编码实现

第29章VGA视频图像接口设计

29.1 VGA接口定义

29.2图像的分辨率以及刷新率

29.3 VGA视频图像信号时序

29.4简单的VGA信号输出实现

       29.4.1模块的划分

       29.4.2编码实现