ALTERA之PLL
0赞
发表于 1/6/2014 7:09:12 PM
阅读（3962）
之前很多次用到Altera开发环境中的锁相环，虽不能说彻彻底底地将其工作过程掌握，但是最近调试一个板子，发现工程中调用的锁相环没有输出时钟，感觉很纳闷，还与同事仔细探讨了一下这个问题，但结果很失望，悲催依然。因为在我的项目工程中，PLL ipCORE是一个不可缺少的模块，所以对于他的使用还算得上是轻车熟路吧！所以最终将问题定位在了硬件电路上，这块板子使用的是Altera的中高端产品EP4CGXCF50，PLL硬件资源的内核电压也是1.2V，在硬件实现过程中，将LTC3853输出的电压经一磁珠然后再给PLL模块，当然了去耦、滤波电容是必不可少的！结果发现：没有1.2V电压！仔细检查、测量板子，发现磁珠与PLL电源网络连接的一端有虚焊，重新焊接，然后下载，所需要的波形出现了！！！
总结：
1、PLL ipCore实际输入时钟必须与向导中定义的时钟值相匹配。
2、对于加复位使能信号的PLL，必须加非门，确保系统复位有效与PLL复位有效信号一致。
3、硬件原理图设计中，对于PLL需要供电的，必须提供“干净”的电源。
Over。
