RF参数测试仪提供低成本、高吞吐量的量环形振荡器测量 万能的处理工具 环形振荡器测试装置已经在数十年内得以采用，并持续在先进技术的监测过程中扮演重要的角色。在这些装置上的射频测量允许测试工程师们获得晶体管的门延时。通常来讲，设计的目标是缩短门延时，这样能让晶体管更快的处理数据并提升整个电路的性能。 有许多参数会影响门延时，包括门电容、隧道迁移率等等，这就是为什么设计工程师、工艺集成工程师和制造工程师会实行监控，包括进行环形振荡器测量。为了在整个技术生命周期内对门延时进行最优化和控制，工程师们对于那些测量的分析数据是至关重要的。然而，对于门延迟皮秒范围的直接测量是非常复杂和昂贵的。
具备RF能力的自动参数测试（APT）系统对于目前的环形振荡器频率测量是一个实际的、低成本的和高吞吐量的方案。这种方法可以用于在线监测工具，允许制程工程师实时诊断生产问题，并对半导体制造质量问题进行快速响应。 环形振荡器测试的设计 在90nm工艺节点，单个环形振荡器的频率可达到100GHz，对于RF测量的难度很大。
幸运的是，多个环形振荡器配合分频器进行级联可将输出频率下变频到900MHz以下，让频率测量变得更加现实和低成本。并且，环形振荡器测试装置和测试系统的特性是一个成功的应用的关键性基础。 环形振荡器测试装置包括奇数个数的非门（反相器），输出电压在之中会产生高低电平的振荡。每个反相器会对输入信号产生一定时间的延迟（门延迟），在最终的输出端，延时长度等于单个门延迟的时间乘以整个反向器的级数。通过测量环形振荡器的基本频率，平均门延时就能计算出来了，如图1所示。

图1 九级环形振荡器设计 T="门延迟"，n=级数 （奇书） 除了反相器环路，该测试装置还包括了用于下变频振荡器原始频率的分频器[1] [2] [3] [4]。一个多极频率分频器特别被用来降低反相器环路的输出频率，从GHz的范围降低到MHz范围（达到小于100MHz），这样用于生产环境的APT系统中的多种测试探头、线缆和测试仪器就能很好的适应。 测试方法论 为了让环形振荡器频率测量对于在线工艺监控更加现实，测试设备和测量步骤必须具备低成本和高吞吐量。一个主要的考虑是芯片和测试架构的设计流程。IC设计人员、工艺开发工程师和制程整合工程师都需要在他们的总体测试策略中考虑环形振荡器的因素，其中就包括了下面的考虑因素：
? 测试装置（环形振荡器）的输出频率
? 探头板卡的频率带宽范围
? 线缆的频率带宽范围
? 开关矩阵的频率带宽范围（测试系统内部的）
? 频谱分析仪的频率带宽范围 测试频率越高，测试的成本就越高。
具备RF测试能力的参数测试仪器在不同的价位都会有不同的频率/带宽选项。比如说，吉时利公司的680 APT系统能提供60MHz，1GHz和40GHz的选项。 为了控制测试成本，可以在环形振荡器测试装置的设计中降低输出频率。从图1可以看出，一个环形振荡器总体门延迟与反相器的级数是成线形比例的，级数越多，频率就降的越多。当前工艺环境变化产生的影响会导致每个反相器或环形振荡器每一级的门延迟出现细微的改变，而这些工艺改变产生的影响可由计算平均延时来最小化，因此，级数越多，测试的精度就越高。然而，反向器的级数受到测试区域（芯片上用于频率测试分配的区域）尺寸的限制。
除了增加反向器的级数之外，分频器可以进一步降低该测试装置的输出信号频率。频率的降低与环路信号链上分频器的数量成指数级关系——(?)m，m是分频器的级数。然而，一个数字分频器是由一对触发器构成，它所占的面积大概是一个环形振荡器的10倍。因此，一个折衷的方法是平衡环形振荡器的级数和分频器的级数，来最小化测试区域。最后，环形振荡器测试架构的输出频率由下面公式给出： ftest = 1 / (n × 2T × 2m) ftest 是测试频率，T 是平均门延时，n 和 m 分别是环形振荡器和分频器的级数。例如如果n = 100, m = 5, T = 4皮秒，那么ftest = 39.1MHz.