老莫

芯片设计的奥林匹克观感-ISSCC2016参会纪实(一)

2
阅读(25181)

这次在加州浪了快两周,主要目的是去补度蜜月。但是由于夫妻双双都是搞集成电路设计的,又恰逢ISSCC2016在三番市隆重召开,于是去夫妻双双把会开。遵照木易师姐的吩咐,这次加州之行要总结以后发表在AET上面。而且师姐明确指示:不能挖坑!所以虽然现在时差还没有完全倒过来,头还是有点晕晕的,我就迫(bu)不(de)及(bu)待(gan)来更新我的博客了。

按照不挖坑的指示精神,这次先把主要内容说了,后续细节再逐步完善。

这次参加ISSCC2016,我和我老婆主要听了这几个场次(基本上也就是数字集成电路设计相关的所有场次了):Digital Processors、Low-Power Digital Circuits、Next-Generation Processing、Digital PLLs、Ultra-Efficient Computing这么几个正式的session以及大会报告Plenary Session和Evening Events:Computing Architectures Paving the Path to Power Efficiency

首先说说Computing Architectures Paving the Path to Power Efficiency这个Evening Events。Evening Events是大会正式开幕前头一天晚上的一个“节目”。ISSCC的惯例是头天不正式开会,而是搞一些收费的讲座(Tutorial)。头一天的晚上呢,是有两个Evening Events。1个是 Student Research Preview (SRP) ,主要是给在读的硕士和低年级博士生一个发文章交流的机会(这个我后面细讲)。另外一个通常就是一些前沿技术讲座。今年我们有一篇SRP的论文,所以我之前一直是在SRP会场拍照,拍完了才匆忙赶到另外一个会场去的。

先说两点总体印象:1、高能效成为当今数字集成电路设计的主要议题;2、机器学习/人工智能成为数字集成电路研究的新热点(但该方向的研究存在很大的问题)。

先解释第一点,除了Low-Power Digital Circuits和Ultra-Efficient Computing从session名字中一望便知是专门讲功耗和能效优化session外,其他的几个session其实也全都在强调能效。比如Digital Processors这个session有7篇文章,有4篇光从名字上就可以看到low power或者power management的字眼。而实际这7篇文章,有6篇都谈到了能效优化的问题。而Evening Events上,大家也基本上都在谈能效优化的问题。所以我们在电子技术应用期刊上组织“高能效计算相关技术”的征文是站在科技发展的前沿的,也是紧跟时代潮流的。但是从实际征稿的效果来看,我国的科研人员在这方面做得还非常不够。投过来的文章相关度和文章质量都还有待进一步提高。

第二点的是因为以前的ISSCC虽然有零星的机器学习或人工智能芯片发表,但是数量绝对是很少的,到不了专门划分出一个session来开会的级别。这次Next-Generation Processing这个session里面7篇文章除了最后一篇是在讲H.265图像编解码芯片外,其它的几乎都是机器学习、神经网络(尤其是深度神经网络)。但是比较诡异的是这6篇文章除了一篇Intel和一篇MIT的之外,剩余的都是韩科院(KAIST)发表的。而这些文章,其实电路上的创新点都比较牵强。因为这类芯片设计的创新主要是体系结构和算法映射上的创新,更适合发表于计算机体系结构类的会议上。比如ISCA、Micro之类的(实际上以中科院计算所陈云霁研究员为代表的一大帮人也就是这么干的,这个session的很多论文也引用了他们的成果)。

以上就是这次ISSCC会上数字集成电路设计方面的两个主要的特征,今天开个头,后续逐步连载。