我们知道FPGA的设计需要借助仿真工具，但是有时候介于仿真速度较慢。一个优秀的testbench又比较难写，因此我们在这里高效的使用signal-TapII对我们的设计能够起到事半功倍的效果。下面简单的介绍一下signal-Tap的用法。首先先建立一个signal-tapII 文件。如下图：

打开界面 如下图所示： 

作如下更改

在1处选择usb-blaster，在2处选择需要仿真的sof文件，在3处选择需要输入的主时钟，在5处添加需要观察的信号。