终于可以出关了，但是由于没有护法保护，我们已经走火入魔，神功不知成否。

Ultra-high Speed Direct Digital frequency Synthesizer based on GaAs HBT，基于GaAs HBT的超高速直接数字频率综合器(DDS)。这是我们这个项目的名称，也是我硕博连读学位论文的题目。说是五年的工作，实际上真正在做这件事情，到目前为止差不多两年。前期我主要在做基于化合物半导体的功率放大器设计，包括MMIC和模块，于是深深喜欢上了PA。期间也在不断地着手准备着DDS的事情，从去年八月份开始全力投入。看上去很美的东西，幸好我当时预料到这个事情不是我一个人能够搞定的，并且把牛得一蛋的蛋蛋同学拉过来跟我一起整。无数事实证明，蛋蛋的加入成为整个项目能够顺利进行的极大保证。也就是从去年八月份开始，我们进入了“闭关修炼”的状态。直到现在，期间出去春节假期，我们几乎是全天候工作，包括无数个宝贵的周末。几乎每天都是早上九点钟到办公室，晚上12点多回宿舍。从最初的DDS架构设计，到电路模块划分，子模块电路设计仿真，电路整体仿真和优化，到release schematic开始做layout，到人工LVS和人工反提后方仿以及这段时间解决IC内部高速互连线上的信号完整性问题，到昨晚终于release四个不同版本的DDS layout......，多半年过去了。三月份的时候，我们还突击了一些别的设计，包括4GHz 4-bit Flash Folding ADC，8GHz Σ-Δ Modulator，Ultra-high Speed Frequency Divider, Frequency Doubler，T&H等。

看看现在拼接完成的版图，我们有无限感慨，尽管直到现在对这些设计依然心里没底，但是我们会永远铭记这段不断努力奋斗，不断磨砺向前的日子。永远不会忘记第一个DDS输出波形跳出屏幕那刻的兴奋，永远不会忘记对着两个屏幕和一大本图纸做人工LVS的痛苦，永远不会忘记发现我们的高速时钟互连线信号完整性很糟糕时候的沮丧，永远不会忘记解决这些问题之后的振奋，永远不会忘记坐成化石的身影，永远不会忘记布满血丝的金鱼眼，永远不会忘记28寸液晶显示器，永远不会忘记上百页的图纸，永远不会忘记......

接下来还有很多事情要做。这次一下子run了好多设计，并且都是很高频率的电路，光是测试方案就能把人折腾个半死。DC Probe，RF Probe，RF+DC Mix Probe，仪器和设备，外围测试电路，去嵌入及校准，测试结果分析等等。老板还在催着我们的详细设计报告，看来我们一直渴求的“做完了一定要好好休息一下”终究还是要落空。那天，我说，其实我们都是累死鬼的命，忙碌惯了让你闲下来反而觉得无所适从，不知道该干些什么了。好吧，接下来，一边每天祈祷上天让我们的设计都成功，一边开始新一轮的闭关修炼吧。

对了，忘了说走火入魔。因为是非标准工艺，非标准流程，非标准设计，所以EDA工具和工艺支持都很差，电脑和软件能帮我们做到的只是到DRC这一步。接下来的LVS和反提后仿等等，都要靠我们自己手工完成。尽管已经非常仔细地做了好几遍，但我们依然提心吊胆，整天想着“万一有哪两根线重叠或者忘了打过孔就完了”，到后来就都成了惊弓之鸟，干脆都不敢再看版图，生怕真的发现有什么差错。不光是钱的问题，其中凝聚着我们的无数心血，如果真的因为这些问题失败了，对我们来说该有多大的打击？所以，虽然出关了，但我们俩也都成了神经病。如果蛋蛋再问我那句他已经重复了至少五千多遍的问题：“你说最后能不能成功？”，我决定给他直接来一招“芙蓉惊涛掌”。

唯有不断抗争。

***

值得庆祝的是，闭关修炼期间，蛋蛋同学终于找到了和他情投意合的意中之人。不知道这到底是不是他去整牙的结果，虽然没有因果关系，却有先后顺序，我们大家都认为他这一万多块钱花得很值。小师妹来过我办公室一次，而且就坐在我旁边，可惜我都没敢正眼去瞧上一眼，但从蛋蛋每天脸上洋溢的幸福笑容和挂在眼角的得意来看，没有任何问题。自从蛋蛋成功把小师妹骗到手之后他的工作效率有所下降，话费有所上升，这就是幸福的痛苦。

严重祝福他们。

***

上周末GaN组集体出去真人CS，可惜我没有去成。不然我肯定要体验一把炮灰团团长的滋味。

***

阿泰和ChengW以及ZhangH忙着毕业论文，发现毕业季又快到了。

下一个就是我了，离死期不远矣。

***

微软德土和土人一样，倒霉倒到了姥姥家。百度胤说他们应该去拜拜神仙。

***

婷又去赤峰出差了。