AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
;
riple
Stay Hungry, Stay Foolish.
使用signaltapII调试FPGA设计中的bug
我工作一年多以来一直从事FPGA的开发和调试。我是一年前开始使用signaltapII调试工具的。这一年来,通过使用这个工具解决了不少工作中的问题,发现并干掉了原设计中的不少bug。刚开始调试时总是胡乱设置一通,查找bug全凭运气;渐渐地有了一些经验,知道先观察哪些信号
发表于 2010/4/23 下午4:31:55
阅读(18556)
<<
<
…
9
10
11
12
13
14
15
16
17
18
作者
riple
关注
文章:256 篇
阅读:1885143 次
所有分类
Signal Tap II (0)
Virtual JTAG(0)
有感而发(0)
大势所趋 (0)
Tcl/Tk (0)
Real JTAG (0)
亡羊补牢(0)
Quartus II (0)
数据中心(0)
纸上得来终觉浅(0)
Timing Analysis(0)
验证方法学(0)
SOPC Builder (0)
思而不学则殆(0)
文摘汇总(0)
FSM优化(0)
ATA 协议(0)
Modelsim(0)
PM方法和原则(0)
固态硬盘(0)
海外捉虫记(0)
Opensource EDA(0)
翻译尝试(0)
ISE(0)
默认(256)
所有标签
FPGA
debug
Bug
SunriseTelecom
SDC
SATA Architecture
PATA
凡高
2008 Beijing Olympics
Version Control
阅读排行
学习Tcl(五)——纠正自己一个错误的概念
ISE工程文件的管理--如何建立一个最小工程
海外捉虫记—集成测试应该记入HW的进度表
如何分析FPGA的片上资源使用情况
All the Altera Cookbo
学习SystemVerilog(一)——不
救助可爱的小怡帆:凡救一人,即救世界
Avalon接口类型浅析——Avalon-
海外捉虫记—集成测试中产生的硬件开发工作量
海外捉虫记—英语理解的难点在于长句记忆
关注微信公众号
;
Copyright © 2005-
2024
华北计算机系统工程研究所版权所有
京ICP备10017138号-2
;