Verilog综合的教程
0赞001夏宇闻教授视频之FPGA设计中硬件描述语言概述
http://www.fpgaw.com/thread-12118-1-1.html
003 夏宇闻教授视频之学习FPGA选择verilog还是vhdl
http://www.fpgaw.com/thread-12120-1-1.html
004夏宇闻教授视频之verilog HDL有什么用处?
http://www.fpgaw.com/thread-12121-1-1.html
005夏宇闻教授视频之FPGA设计中如何避免冒险竞争
http://www.fpgaw.com/thread-12122-1-1.html
006夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级
http://www.fpgaw.com/thread-12457-1-1.html
007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证
http://www.fpgaw.com/thread-12458-1-1.html
011夏宇闻教授视频之FPGA设计中verilog中reg和wire的不同点
http://www.fpgaw.com/thread-12462-1-1.html
012夏宇闻教授视频之FPGA设计中Verilog中阻塞与非阻塞
http://www.fpgaw.com/thread-12463-1-1.html
014夏宇闻教授视频之FPGA中数字系统的构成
http://www.fpgaw.com/thread-12465-1-1.html
015夏宇闻教授视频之FPGA设计中时序逻辑设计要点
http://www.fpgaw.com/thread-12466-1-1.html
017夏宇闻教授视频之FPGA设计中为什么verilog能支持大型设计
http://www.fpgaw.com/thread-12468-1-1.html
018夏宇闻教授视频之学习FPGA设计中RAM的verilog模块
http://www.fpgaw.com/thread-69108-1-1.html
021夏宇闻教授视频之学习FPGA设计中数字逻辑的构成
http://www.fpgaw.com/thread-69110-1-1.html
022夏宇闻教授视频之组合逻辑-八位数据通路控制器
http://www.fpgaw.com/thread-69111-1-1.html
023夏宇闻视频之学习FPGA设计中八位三态数据通路控制器
http://www.fpgaw.com/thread-69112-1-1.html
024夏宇闻视频之学习FPGA设计中静态随机存储器(SRAM)
http://www.fpgaw.com/thread-69113-1-1.html
025夏宇闻教授视频之学习FPGA设计中开关逻辑
http://www.fpgaw.com/thread-69114-1-1.html
026夏宇闻教视频之学习FPGA设计中全局时钟王和平衡树结构
http://www.fpgaw.com/thread-69115-1-1.html
027夏宇闻视频之学习FPGA设计中避免冒险竞争和流水线
http://www.fpgaw.com/thread-69116-1-1.html
028夏宇闻教视频之学习FPGA设计中为什么要设计有限状态机(1)
http://www.fpgaw.com/thread-69117-1-1.html
029夏宇闻视频之学习FPGA设计中为什么要设计有限状态机(2)
http://www.fpgaw.com/thread-69118-1-1.html
030夏宇闻视频之学习FPGA设计中verilog设计举例(1)
http://www.fpgaw.com/thread-69119-1-1.html
031夏宇闻视频之学习FPGA设计中verilog设计举例(2)
http://www.fpgaw.com/thread-69120-1-1.html
032夏宇闻视频之学习FPGA设计中verilog设计举例(3)
http://www.fpgaw.com/thread-69121-1-1.html
033夏宇闻视频之学习FPGA设计中verilog设计举例(4)
http://www.fpgaw.com/thread-69122-1-1.html
034夏宇闻教授视频之FPGA设计中不同抽象级hdl的模型
http://www.fpgaw.com/thread-13167-1-1.html
035夏宇闻视频之学习FPGA设计中顶层测试verilog模块
http://www.fpgaw.com/thread-69123-1-1.html
