AVR32 UC3最小系统设计的要点

其实AVR32 UC3的最小系统设计还是比较简单的，因为是单片系统，所以可以仅加上一些用于退耦的电容以及外部的必要电路比如复位等，即可构成一个完备的应用。

最小系统板功能分析：
1、退耦电容
首先，因为需要66M的工作频率，必要的退耦电容必不可少，但是其繁简程度可以根据实际的需求来确定。
2、时钟
AVR32 UC3支持两个外部晶振及一个32KHz实时晶振，可以根据需求选择使用的晶振数量。
3、按键电路
一般我们都需要一个复位电路用于设计，当然了也可以直接用电阻上拉，用电源来复位。另外，如果需要使用USB下载的功能，我们还需要一个NMI的外部按键用于切换应用状态。
4、USB电路设计
因为现有的UC3的USB速度为12M，所以走线的要求没有480M那么严格，但是仍有一些要点需要注意，因为OTG的关系，我们的在电源处理及ID PIN上要注意。
5、仿真电路
AVR32 UC3支持JTAG及Nexus两种方式仿真，因为Nexus为高级仿真功能，成本较高，这里不再多述
 

一、退耦电容：
AVR32 UC3的电源系统实际为双电压系统，IO 3.3V Core 1.8V但是因为内部集成了LDO模块，可以实现单电压应用，另外需要注意的是，在每组电源流向中还需要增加一片0欧的电阻做滤波作用。
我们对相关电源管脚需要进行退耦处理，以UC3A0系列为例，主要有以下管脚
主要电源管脚：
 

VDDIO IO电源供电脚
因为UC3A0系列最大提供总值470mA的电流输出，共有6组（7 36 69 93 108 116），需要在总IO的电路上加一个容值较大的电容，防止在大电流应用中产生IO电压的不稳定。
并且由于Local Bus的66M高速IO应用，我们在每组IO电源上需要增加相关退耦电容。
电容分布情况：
输入3.3V
IO电源总输入端：4.7uF
每组IO电源脚：100nF 33nF（需要根据频率原则依次靠近管脚设计）
说明：要求不高时，可以在每组IO电源只加100nF电容，但是根据特性计算，100nF只对50M以下的信号有较好的作用，如果需要66M的高速IO的应用时，建议加上33nF电容，另外总输入端的大电容不建议取消，当然不一定使用4.7uF这只是官方的建议，一般使用一个常见的10uF电容即可。
 

VDDCORE 内核电源供电脚
用于内核及内部FLASH及RC的电源供电，共有4组（29 51 55 138），这里的电容处理直接与运行频率有关，UC3系列最高支持66MHz，在使用相关应用时电容值需要注意，同样因为电压稳定及滤波的需要，我们在输入端要有所处理
电容分布情况：
输入1.8V
内核电源总输入端：2.2uF 100nF
每组内核电源脚：33nF 2.7nF（需要根据频率原则依次靠近管脚设计）
说明：要求不高时，可以在每组内核电源只加100nF电容，同样总输入端的大电容不建议取消。
 

VDDPLL 主晶振及PLL电源供电脚
用于主晶振及PLL电源供电，共有1组（84），这里的电容处理与电源管理模块有关，UC3系列的PLL最高支持240MHz。
电容分布情况：
输入1.8V
主晶振及PLL电源总输入端：2.2uF
每组主晶振及PLL电源脚：33nF 2.7nF（需要根据频率原则依次靠近管脚设计）
说明：要求不高时，可以在每组主晶振及PLL电源只加100nF电容，如果在应用中需要高频率及频繁调用双晶振切换频率，建议使用推荐的电容值。同样总输入端的大电容不建议取消。
 

单电源应用：
AVR32 UC3虽然是双电压工作系统（内核1.8V，IO 3.3V），但是内部已集成了3.3V转1.8V LDO模块，可以只使用单电源3.3V构成单电源应用，当然亦可不使用内部LDO，以取得更高的电源效率或者提高内核电压来实现一些其他应用（超频……）。
 

VDDIN LDO电源输入脚
用于内部集成的LDO电源供电，共有1组（17），这里的电容处理与平日的电源设计无异，外围的电容用于稳压与滤波。
电容分布情况：
输入3.3V
LDO电源总输入端：4.7uF
每组LDO电源电源脚：100nF 33nF（需要根据频率原则依次靠近管脚设计）
说明：要求不高时，可以在LDO电源输入脚只加100nF电容，但是VDDIN直接关系到内部LDO的稳定性，可能的情况下还是不建议省略必要的电容（可以类比下如果7805不用外部电容处理，出来的电源纹波会差到什么程度），建议使用推荐的电容值。同样总输入端的大电容不建议取消。
 

VDDOUT LDO电源输出脚
电源系统唯一一个输出管脚，内部集成的LDO电源供电输出脚，共有1组（16），这里的电容处理与平日的电源设计无异，外围的电容用于稳压与滤波。
电容分布情况：
输出1.8V
LDO电源总输出端：2.2uF 470pF（需要根据频率原则依次靠近管脚设计）
说明：要求不高时，可以在LDO电源输出脚只加100nF电容，但是建议在高频率的应用中使用推荐值。
 

双电源应用：
双电压应用时，设计则比较简单，VDDIN VDDOUT直接接地即可，VDDCORE VDDPLL接外部1.8V电压
 

这是官方的参考示意图：
 

(原文件名:VDDIN VDDOUT.jpg)

AD管脚：
当使用模数转换应用时，为了AD的精度与稳定性，我们需要在VDDANA及ADVREF上作有关滤波处理。
 

VDDAVA ADC电源脚（相关IO电源脚）
ADC电源脚，共有1组（81），继承AVR的“优良传统”如果这个管脚接地的话，ADC功能相关IO在实际操作时就会发生异常……所以在不使用ADC的情况下这个管脚应作为VDDIO来处理而不能直接接地。
电容分布情况：
输入3.3V
ADC电源输入端：100nF 33nF（需要根据频率原则依次靠近管脚设计）
说明：要求不高时，可以在LDO电源输出脚只加100nF电容，另外需要高可靠性的情况，还推荐增加10uH的电感。
 

ADVREF ADC参考电压脚
ADC参考电压脚，共有1组（82），输入范围是2.6V至VDDANA，可以与VDDANA共享一路电压输入。
电容分布情况：
输入2.6V至VDDANA
ADC电源输入端：100nF 33nF（需要根据频率原则依次靠近管脚设计）（可以与VDDANA共享一路电压输入）
说明：如果参考电压与工作电压一致可以与VDDANA共享一路电压输入，如果为独立电压，则需要对电容独立处理。在不使用AD的应用中，此管脚可以直接接地，降低功耗。