sk2400

DDR时序(1) (2006-05-14 22:28:14)

0
阅读(2031)

很长一段时间在FPGA上做DDR的控制器,试着用xilinx的IP Code可是在实现时出了问题.后来决心自己写,又因为频率过高(100M),写出的控制器有毛刺,不稳定.下图是我仿真的结果:

 

dqs是data strobe当dqs是上升延或下降延时dq_out的输出被DDR接收,dq_t是控制双向口的信号,dq_t是0时dq_out有效,从图中可以看出 这三组信号的毛刺很大.
  DDR是通过cs,ras,cas,we,address这些信号组合的命令控制的.比如说cs,ras,cas,we为低,address为操作码时, 是命令mode register set,通过这个命令操作DDR的工作方式.又如cs,ras,cas,we是0101,address是地址值时是read命令.这些可以通过查器件手 册得到...(待续)