将需要存储在SRAM中的数据下载到SRAM中的过程就是配置。

   Xilinx不同系列的FPGA所支持的下载方式不同。以Virtex2Pro为例，V2P支持一下模式

M2 M1 M0是FPGA的外部引脚，一般连在板子的三组插针上，用跳线帽接地来置0。FPGA读取这三个引脚的值来确定配置模式。Master和Slave是以时钟区分，配置时使用的时钟由被配置的FPGA发出则称Master，否则称Slave。Serial使用1bit的数据线，配置数据串行的输出。SelectMAP使用8bit数据线，配置数据并行的输出。Boundary Scan既JTAG，在选择其他模式时也可以使用Boundary Scan，Bondary Scan的M值101并不表示是JTAG而是表示不使用其他模式。

   Boundary Scan是现在最常用的方式。