54与60的小结
0赞5000系列
- 特点
工作在100M以上;
外设众多,接口方便;
空间可以扩展;
需要外挂ROM;
- 用途
通信领域
以下主要是一些典型的54系列芯片的比较:
表1.4 TMS320C54X的资源配置
|
TMS320C54X |
指令周期(ns) |
工作电压(V) |
片内RAM(字) |
片内ROM(字) |
串行口 |
BSP |
HPI |
|
C541 |
20/25 |
5/3.3/3.0 |
5K |
28K |
2个标准口 |
|
|
|
C542 |
20/25 |
5/3.3/3.0 |
10K |
2K |
1个TDM口 |
1 |
1 |
|
C543 |
20/25 |
3.3/3.0 |
10K |
2K |
1个TDM口 |
1 |
|
|
C545 |
20/25 |
3.3/3.0 |
6K |
48K |
1个标准口 |
1 |
1 |
|
C546 |
20/25 |
3.3/3.0 |
6K |
48K |
1个标准口 |
1 |
|
|
C548 |
15/20/25 |
3.3/3.0 |
32K |
2K |
1个TDM口 |
2 |
1 |
|
LC/VC549 |
10/12.5/15 |
3.3/2.5 |
32K |
16K |
1个TDM口 |
2 |
1 |
|
VC5402 |
10 |
3.3/1.8 |
16K |
4K |
|
2 |
1 |
6000系列
- 特点
工作速度快,200M以上;
使用超长指令字(VLIW);
同步存储器扩展;
- 用途
高速实时信号处理
因为6000系列的DSP芯片太过强大,在这里我们主要做简单的了解。下面我们重点了解一下C54系列的DSP芯片的特点:
- 先进的多总线结构(1条程序总线、3条数据总线和4条地址总线);
- 40位算术逻辑运算单元(ALU),包括1个40位桶形移位寄存器和2个独立的40位累加器A、B;
- 17位*17位并行乘法器,与40位专用加法器相连用于非流水线式单周期乘法/累加(MAC)运算;
- 比较、选择、存储单元(CSSU),用于加法/比较选择;
- 指数编码器,可以在单个周期内计算40位累加器中数值的指数;
- 双地址生成器,包括8个辅助寄存器AR0~AR7和2个辅助寄存器算术运算单元(ARAU).
- C54x 至少有192K字可寻址存储空间:
(64K字程序存储器64K字数据存储器以及64K字I/O空间)
‘C5402中程序存储空间可扩展至1M字
- 片内ROM,可配置为程序/数据存储器
- 片内RAM:
分为双寻址RAM(DARAM)和单寻址SARAM
DARAM分块,可以存放数据,也可以存放程序
C54系列的指令系统:
- 单指令重复和块指令重复操作
- 块存储器传送指令
- 32位长操作数指令
- 同时读入2或3个操作数的指令
- 能并行存储和并行加载的算术指令
- 条件存储指令
- 从中断快速返回
‘C54xDSP主要特性—片上外围电路
- 软件可编程等待状态发生器
- 可编程分区转换逻辑电路
- 带有内部振荡器或用外部时钟源的片上锁相环(PLL)时钟发生器
- 全双工串行口,在’5402 DSP上有两个MCBSP;
- 16位可编程定时器,在’5402 DSP上有两个定时器
- 8位并行主机接口(HPI)(只在部分DSP上有)
- 外部总线关断控制逻辑,以断开外部的数据总线、地址总线和控制信号
- 数据总线具有总线保持器特性
C54xDSP主要特性—电源
- 可用IDLE1、IDLE2和IDLE3指令控制功耗,以工作在省电方式
- CLKOUT输出信号可以关断
- 采用3.3V和1.8V工作电压
以上电源特点均是为了一个目的——降低电源功耗
数字信号处理主要是以数字信号处理理论作为基础,以数字的形式对信号进行采集、变换等处理操作,最终达到人们想要的效果。作为面向数字信号处理的可编程嵌入式处理器,DSP在高速的算术运算方面优势十分的明显。DSP具有高速、可靠、低功耗、接口丰富、处理速度快、实时性好等特点。在雷达信号的处理过程中所涉及的主要技术,包括数据重采样、参数估计、自适应滤波、脉冲压缩、自适应波束形成等。由此可见基于雷达技术的数字信号处理通常需要完成大量具
有高度重复性的实时计算。DSP可以利用硬件算术单元、片内存储器、哈佛总线结构、专用寻址单元、流水处理技术等特有的硬件结构,完成相应的数字信号处理等操作。因此,DSP非常适合雷达数字信号处理算法的实现。
