传输线上的反射会产生过冲和振铃等信号失真问题。为了将反射的不利影响降低到最小，必须采取措施抑制反射。除了认真设计传输线拓扑结构和几何结构以确保互连线阻抗可控之外，减少反射的方法主要有3种。第一，降低系统的时钟频率。这种方法降低了系统的工作频率，在高速场合是不能接受的。第二，缩短PCB走线长度，使走线不表现出传输线特征，减少反射达到稳定的时间。缩短PCB走线长度通常会增加PCB的层数。在很多情况下，增加层数也不能保证走线足够短。上述两种方法都存在局限性，难以应用于高速系统。第三种方法就是在传输线的两端分别端接一个与传输线特性阻抗相同的电阻，消除反射。常见的匹配策略主要有串行端接和并行端接两类，而并行端接又可以分为多种。这里，每种匹配方法都假定接收器的输入阻抗无穷大，驱动器内阻为零。如果驱动器内阻不为零，则匹配电阻与驱动器内阻之和要等于传输线的特征阻抗。

串行端接的优点在于：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。当驱动高容性负载时可提供限流作用，这种限流作用可以帮助减小地弹噪声。

串行端接的缺点在于：当信号逻辑转换时，由于R_S的分压作用，在源端会出现半波幅度的信号。这种半波幅度的信号沿传输线传播至负载端，又从负载端反射回源端，持续时间为2T_D(T_D为信号源端到终端的传输延迟)。这意味着沿传输线不能加入其它的信号输入端，因为在上述2T_D时间内会出现不正确的逻辑态