wire[2:0] wptr,rptr;
wire[2:0] wptrg,rptrg;

wptr_full uut_wptr_full(wclk,wrst_n,wen,afull_n,wptr,wptrg,wfull);
rptr_empty uut_rptr_empty(rclk,rrst_n,ren,aempty_n,rptr,rptrg,rempty);
ACMP uut_ACMP(wptrg,rptrg,aempty_n,afull_n,wrst_n);

endmodule

//写地址及满信号的产生(包括格雷码转化)
module wptr_full(wclk,wrst_n,wen,afull_n,wptr,wptrg,wfull);

input wclk,wrst_n,wen,afull_n;//输入输出信号
output[2:0] wptr,wptrg;
output wfull;

reg[2:0] wptr,wptrg;
reg wfull;

wire[2:0] wptr_next,wptrg_next;//其他信号
reg wfull2;

//地址信号的产生
always@(posedge wclk or negedge wrst_n)
  if(!wrst_n)
    {wptr,wptrg}<=0;
  else
    {wptr,wptrg}<={wptr_next,wptrg_next}; //地址产生时序化
 
assign wptr_next=wptr+(wen && !wfull);
assign wptrg_next=(wptr_next>>1)^wptr_next; //bin转gray，高位与低位异或

//满信号的产生
always@(posedge wclk or negedge wrst_n or negedge afull_n)
  if(!wrst_n)
    {wfull,wfull2}<=2'b00;
  else if(!afull_n)
    {wfull,wfull2}<=2'b11;
    else
    {wfull,wfull2}<={wfull2,~afull_n};
    /*afull的下降沿本身就是由wclk引起的，
      所以afull的下降沿（包括随其产生的wfull）与wclk是同步的。
      比较担心的是afull随rclk而产生的上升沿，与wclk域不是同步的。
   因此，此处通过以下的双锁存器进行同步，
   将异步的afull下降沿同步至写时钟域*/
           
/*异步比较法的关键是用异步比较结果的信号的下降沿，
作为最终比较结果的复位信号，而异步比较结果的上升沿则用传统的双锁存器法进行同步[5]。
最终得到的信号的上升沿与下降沿都属于同一个时钟域。
与传统的先将地址信号同步再进行同步比较的方法相比，异步比较法避免了使用大量的同步寄存器，
而效率则更高，实现也更简单。*/

endmodule

 

 

//读地址及空信号的产生(包括格雷码转化)
module rptr_empty(rclk,rrst_n,ren,aempty_n,rptr,rptrg,rempty);

input rclk,rrst_n,ren,aempty_n;//输入输出信号
output[2:0] rptr,rptrg;
output rempty;

reg[2:0] rptr,rptrg;
reg rempty;

wire[2:0] rptr_next,rptrg_next;//其他信号
reg rempty2;

//地址信号的产生
always@(posedge rclk or negedge rrst_n)
  if(!rrst_n)
    {rptr,rptrg}<=0;
  else
    {rptr,rptrg}<={rptr_next,rptrg_next}; //地址产生时序化
 
assign rptr_next=rptr+(ren && !rempty);
assign rptrg_next=(rptr_next>>1)^rptr_next; //bin转gray，高位与低位异或

//空信号的产生
always@(posedge rclk or negedge rrst_n or negedge aempty_n)
  if(!rrst_n)
    {rempty,rempty2}<=2'b11;
  else if(!aempty_n)
    {rempty,rempty2}<=2'b11;
    else
    {rempty,rempty2}<={rempty2,~aempty_n}; /*同上*/

endmodule

 

 

/******异步比较及相关标志位的产生********/
module ACMP(wptrg,rptrg,aempty_n,afull_n,wrst_n);
input[2:0] wptrg,rptrg;  //相关输入输出
input wrst_n;
output aempty_n,afull_n;
reg direction;
wire dirset_n,dirclr_n;

//象限标志位的产生
assign dirset_n=~((wptrg[2]^rptrg[1]) && ~(wptrg[1]^rptrg[2])); //根据读写指针的象限相邻关系，由卡诺图推导。
//assign dirclr_n=~(~(wptrg[2]^rptrg[1]) && (wptrg[1]^rptrg[2]));
assign dirclr_n=~((~(wptrg[2]^rptrg[1]) && (wptrg[1]^rptrg[2]))|~wrst_n);

always@(negedge dirset_n or negedge dirclr_n) //将标志位时序化
  if(!dirclr_n)
    direction<=1'b0;
  else if(!dirset_n)
    direction<=1'b1;
    else direction<=1'b1; //默认高位

//地址比较,并参考象限标志位判断空满
assign aempty_n=~((wptrg==rptrg) && !direction); //读写指针相同，标志位为0，则为空；
assign afull_n=~((wptrg==rptrg) && direction);  ////读写指针相同，标志位为1，则为满；

endmodule

//