LVDS Transmitter Programmable Pre-Emphasis

预加重，补偿信号高频分量在传输线上的损失，仅Cyclone3支持；

在Assignment Editor中的选项：programmer pre-emphasis，默认为ON；

在Cyclone3中，所有IO Banks的LVDS接收速率最高为875Mbps；左右侧IO Banks的LVDS发送速率为840Mbps；上下侧IO Banks的LVDS发送速率为640Mbps；还有，左右侧的与上下侧的LVDS Transmitter发送电路是不一样，上下侧需要多接三个电阻，如下图。(* 如需要利用其他的差分方式传输数据，应仔细阅读Handbook再进行电路设计)

OCT(On-Chip Termination)

片上匹配阻抗，减低信号反射以及保持信号完整性；

Cyclone3支持根据RUP和RDN管脚的外接电阻(25ohms或者50ohms)自动校准；也可跟Cyclone2一样直接设定为25ohms或者50ohms；也许有人会问：这两种方式有什么区别？wind330认为：在环境正常情况下，这两种方式差别不大；但是在环境恶劣时，FPGA的内部电阻变动较大，此时我们选用性能稳定的25ohms或者50ohms的精密电阻用于校准，则保证IO Output Buffer匹配在25ohms或者50ohms，增加系统稳定性(匹配完成后，RUP与RDN为高阻态)。还有，Cyclone2只支持串行阻抗匹配25ohms或者50ohms；Cyclone3可以并行匹配，也有更多可选择的值，参考Assignment Editor。

在Assignment Editor中的选项：Cyclone2为Termination；Cyclone3为Output Termination。