Flash ADC在所有ADC架构中能达到最快的转换速率，在硬盘读出电路及图象处理电路芯片等高速领域
有着广泛应用。由于近年来超大规模集成器件VLSI工艺技术和设计技巧的进步，出现了许多4到10位分辨
率的Flash型转换器。图一所示为一个3位的Flash型ADC原理图。

图1 3位的Flash型ADC原理图

  首先得个参考电压，这里采用电阻网络等得到，然后，输入信号并行得与参考电压进行比较，这里需要个比较器，输入若比参考电压值高输出为0，反之为1，即得到温度计码，然后再由编码电路把温度计码转变为二进制码，得到数字输出。

使用Flash型转换器时，首先遇到的困难之一是从转换器中移出有效数据。温度计代码气泡是闪码的一个潜在来源。对于低频输入，大多数Flash型转换器的比较器库表现正常。

  然而，在高速工作时，比较器之间的延迟不匹配可能会在温度计代码中产生失序的1和0。适当的比较器设计以及ADC本身采用更复杂的编码电路，可以将这些误差降低到合理的水平。

  随着输入压摆率提高，这些比较器时序误差会同时降低Flash型ADC的微分和积分线性度。除了失码和闪码等静态误差以外，压摆率限制也会通过动态误差表现出来，如谐波失真提高和信噪比下降等。理想情况下，Flash型转换器的静态性能指标在整个奈奎斯特带宽内应保持不变，某些应用甚至要求在奈奎斯特带宽以外提供全部性能。

N位ADC的理论均方根信噪比(SNR)由以下公式给出：

SNR=6.02N+1.76 dB

  然而，实际Flash型转换器的SNR随着输入频率提高而降低，这种性能下降早在远低于转换器最大采样速率的频率处就已开始。对于高压摆率输入，孔径抖动(样本间的有效采样时刻偏差)也可能引起整体SNR降低。抖动可以来自转换器的内部或外部。为将外部产生的抖动分量降至最小，务必用正确的接地、电源去耦和PCB布局布线技术。

这个过程当中比较器的作用占很大，所以我们就要选择合适的比较器。ADI公司提供的很多比较器可以选择，大家可以根据自己的电路温度等需求选择合适的比较器。