AD9850可以直接构成可编程数字频率合成器或时钟发生器，其输出是频率和相位可编程的正弦波。其DDS内核提供了32位的频率调节字，当时钟频率为125MHz时，输出的频率分辨力为0.0291Hz，最高合成频率可以达到基准时钟频率的一半(62.5MHz)。

  具有5位相位调节位,输出相位的增量可以数字调节，其增量值为180º，90º，45º，22.5º，11.25º，以及它们的任意组合。D/A转换器的输出经外部的滤波器滤波后输至内部高速比较器，比较器即产生低跳变的方波输出，使AD9850可用作捷变时钟发生器。

  频率和相位的调节与控制由控制字控制，控制字由外部输入，其方式可以是并行字节的形式输入，也可以是串行输入。并行方式输入时，按字节反复输入5次共40位控制字，第一个字节控制有5位相位调节位，1位节电使能位，2位保留控制位；第2至第5字节组成了32位频率字。串行方式输入时，控制字按位依次从引脚25端输入。AD9850的内部结构框图见图7.2.2所示。内部集成有高速DDS、10位高速D/A转换器，高速比较器，数据输入寄存器和频率/相位数据寄存器。DDS输出数字正弦波，其输出频率为f=M/(2^32)fck，式中M为32位频率调节字，由外部输入。f_ck为由CLK_in引脚输入的基准时钟。

AD9850的频率和相位调节、休眠模式的设定是通过编程40位寄存器实现的，编程方式有并行与串行两种。

（1）并行方式：40位控制字通过8位数据总线由并行加载通道分5次连续写入，5次加载完毕后，FQ_UD的上升沿将数据输入寄存器中的40位控制字并行加载至频率/相位数据寄存器，更新频率及相位，并复位数据输入寄存器地址指针指向第一个寄存器。

（2）串行方式：W_CLK上升沿按位将控制字通过串行加载端加载至输入数据寄存器，40次加载完毕后，FQ_UD的上升沿将数据输入寄存器中的40位控制字并行加载至频率/相位数据寄存器，更新频率及相位。

频率调节字由D₀-D₇端输入，基准频率由CLK_in端输入，R_set端对地接一3.9k电阻，用于设定D/A转换器的满度输出电流I_out=10mA，R_set与I_out的关系为:

        D/A转换器的电流输出转换成电压后由低通滤波器滤波，滤波器输出至比较器的输入，最终在Q_out端得到方波形式的频率输出f_out。