ADF4350的主要特性如下：输出频率范围为135MHz到4．35GHz；分数N合成器和整数N合成器；低相位噪音VCO；可编程且可被分为1／2／4／8路或16路  的输出；典型的均方根抖动值0．5ps；3．0到3．6V电源；1．8V逻辑兼容性；可编程双模4／5或8／9预先分频；可编程输出功率电平；RF输出屏蔽功能；3线串行接口；模拟和数字锁定检测；开关带宽快速锁定模式；减小周期滑移。

由于PLL电源和电荷泵电源质量要求比较高，所以电源要具有良好的退耦，相比之下，电荷泵的电源具有更加严格的要求。具体实现如下：在电源引脚出依次放置0.1µF，0.01µF，100pF的电容。最大限度滤除电源线上的干扰。大电容的等效串联电阻往往较大，而且对高频噪声的滤波效果较差，高频噪声的抑制需要用小容值的电容。如图2可以看到，随着频率的升高，经过一定的转折频率后，电容开始呈现电感的特性。不同的电容值，其转折频率往往不同，电容越大，转折频率越低，其滤除高频信号的能力越差。

在使用ADF4350时应注意的问题：

1.检查电路连接无误，排除短路等一些问题。
2.上电，测试电源电压，电流是否正确，参考时钟有无输出。
3.先把ADF4350板子上电，然后进行SPI配置。要注意上电顺序相当重要，如果ADF4350和FPGA同时供电，可在程序上作一定的延时来避免同时上电。如果配置没有结果，可以通过逻辑分析仪来抓取配置数据，分析程序是否正确。如果配置数据无问题，可以在clk,data,le管脚并联10K的电阻来保证数据能下进ADF4350。
4.如果配置数据没有问题，输出锁定的频率不正确，很大的可能是环路滤波器焊接的问题，根据调试经验，这种情况下，大部分都能通过重新焊接来锁定。
5.因为小数分频杂散比较大，所以可以选择整数分频模式。调试中也进行了相关的实验，影响不是很大，大家也可以做相关的实验。
6.参考时钟的信号质量对芯片的时钟输出质量影响很大，所以尽量选用质量好的时钟源。
7.环路滤波器的带宽选择，测试最终选择了100KHz的环路带宽，测试中也尝试了更低的环路带宽，比如50KHz，但是影响锁定时间或者无法锁定。