1 FPGA是硬件描述语言，不以代码量多少来判定程序是否为好，是以电路是否好作为判断标准的。如果一个程序有1000行代码，但是电路很优化，是个好的设计，如果代码量很少，但是电路很复杂，那么不好。在FPGA设计中要有电路的概念。

2 有c语言基础并不一定表示好学verilog ，verilog语言语法中大部分是不能够实现逻辑电路的。

3 一个好的设计，并不是仅仅是简单的逻辑电路，实现一个逻辑很简单，但是要是实现他的其他性能很难，比如说扩展性，可移植性，不要任务实现逻辑电路就很简单，编写程序时并不表示你实现过这个功能，就是已经做到位了，一定是要在性能上有所优化，否则提升不了你的能力。能用11个寄存器的绝不用12个寄存器。

4 程序并没有并行串行这个概念，它是电路上电就会执行。