FPGA问题
0赞
发表于 8/3/2016 9:47:02 AM
阅读（1157）
1）在ise中编程如果是case语句，如果状态机是从0-8，那么定义状态机位数定义为6位时，即便用了default语句，让其跳转到状态0，还是会出现问题，用逻辑分析仪观测时会出现被优化的现象。但是不明白为什么。
2）在处理模块时，镖旗信号和数据在输出时要进行同步，否则在另一个模块运用时，会出现错误。
