ADuC7026的ADC外设是一种对输入采样电压进行逐次逼近（SAR）的体系结构。这种结构可以在三种不同的模式下运行，即差分模式，伪差分模式和单端模式。

 1．差分模式

ADuC026有一个基于两个电容式DAC结构的逐次逼近ADC。图1和图2分别显示了ADC在采样阶段和转换阶段，ADC的简化图表。ADC模块由逻辑控制单元，逐次逼近模块（SAR）及两个电容式DAC共同组成。在图1（采样阶段）中，SW3闭合，SW1和SW2在A位置。比较器保持在一个稳定的状态，并且采样电容阵列在输入端获得差分信号。

图1ADC采样阶段

如图2所示，当ADC启动一个转换时，SW3打开，然后SW1和SW2移到B位置。这样就使得比较器失去平衡。一旦转换开始，两个输入端都被断开。控制逻辑单元和电压重新分配DAC，被用于去增加或减掉来自于采样电容阵列的固定电压值，从而使比较器重新回到平衡状态。当比较器再一次达到平衡状态时，转换过程结束。控制逻辑单元产生ADC的输出编码。驱动 VIN+和VIN-引脚的各源电路的输出阻抗必须匹配，否则，两输入存在不同的电压建立时间，导致错误。

图2 ADC转换阶段

 差分信号的幅度大小为两输入引脚信号的差值。所以，差分信号的最大幅度也就是-VREF到+VREF的峰-峰值(即2×VREF)，这是不考虑共模信号(CM)的情况。共模信号是指两个信号的平均值，例如(VIN+ + VIN-)/2，也就是两个输入信号的平均电压。这种模式导致每个输入范围为共模CM±VREF/2。这种电压信号必须由外部设置，并且其输入范围随VREF变化而变化。

在完全差分模式下，以补码的形式输出。其中，当使用2.5V参考时，1LSB=2×2.5V/4096=1.22mV。设计的代码跳变发生在连续的整值LSB值的中间（即1/2LSB、3/2LSB、5/2LSB、…、FS-3/2LSB）。

2．伪差分模式

在伪差分模式下，Channel-连接到Vin-引脚。SW2在A位置（Channel-）和B（VREF）位置之间转换，VIN-引脚必须接地或低电平，VIN+引脚的输入信号可在VIN-到VREF+VIN-之间变化。

图4  ADC工作在伪差分模式

3．单端模式

在单端模式下，SW2一直在内部接地。VIN-引脚悬空。VIN+引脚输入信号范围为0~VREF 。

图5 ADC工作在单端模式

 在伪差分和单端模式下，输入电压范围是0～VREF，输出编码为标准二进制码。其中，当使用2.5V参考源时，1LSB=2.5V/4096=0.61mV或610uV。理想的代码跳变发生在连续的整值LSB值的中间（即1/2LSB、3/2LSB、5/2LSB、…、FS—3/2LSB）。