ADI公司14位80 /105 MSPS 模数转换器（ADC）AD6645应用指南
0赞
发表于 4/14/2012 12:46:41 PM
阅读（5056）
AD6645是一款高速、高性能、14位单芯片模数转换器(ADC)。芯片上集成了全部必需功能，包括采样保持器(T/H)和基准电压源，可提供完整的信号转换解决方案。该器件提供CMOS兼容型数字输出。它是宽带ADC系列继AD9042(12位、41 MSPS)、AD6640(12位、65 MSPS、中频采样)和AD6644(14位、40 MSPS/65 MSPS)之后的第四代产品。
AD6645是ADI公司So Cell.收发器芯片组的一部分，专为多通道、多模式接收机而设计。它在第二奈奎斯特频带内保持100 dB的多音无杂散动态范围(SFDR)，这一性能突破可减轻多模式数字接收机(软件无线电)的负担，使之不再受限于ADC。噪声性能非常出色，第一奈奎斯特频带内的信噪比(SNR)典型值为74.5 dB。
AD6645采用ADI公司的超快速互补双极性(XFCB)工艺制造，并使用创新的多通电路架构。它采用散热增强型52引脚PowerQuad 4 (LQFP_PQ4)封装和52引脚裸露焊盘(TQFP_EP)封装，80 MSPS时额定温度范围为.40°C至+85°C，105 MSPS时则为.10°C至+85°C。
产品亮点：
1. 中频采样。AD6645在最高200 MHz的输入频率范围内保持出色的交流性能，适用于多载波3G宽带蜂窝中频采样接收机。
2. 引脚兼容性。该ADC与14位、40 MSPS/65 MSPSADC AD6644具有相同的尺寸和引脚布局。
3. SFDR性能和过采样。多音SFDR性能达100 dBFS，可以降低高端RF元件的要求，支持使用AD6620、AD6624/AD6624A或AD6636等接收信号处理器。
功能框图如下：
特性
信噪比(SNR)：75 dB(fIN为15 MHz，最高105 MSPS)
信噪比(SNR)：72 dB(fIN为200 MHz，最高105 MSPS)
无杂散动态范围(SFDR)：89 dBc(fIN为70 MHz，最高105 MSPS)
多音无杂散动态范围(SFDR)：100 dBFS
中频采样频率高达200 MHz
采样抖动：0.1 ps
功耗：1.5 W
差分模拟输入
与AD6644引脚兼容
二进制补码数字输出格式
3.3 V CMOS兼容
提供数据就绪指示，可实现锁存输出
应用
多通道、多模式接收机
基站基础设施
AMPS、IS-136、CDMA、GSM、W-CDMA
单通道数字接收机
天线阵列处理
通信仪器
雷达、红外成像
仪器仪表
主要参数：
|
AVCC电压 ：0 V 至 7 V DVCC电压：0 V 至 7 V 模拟输入电压：0 V 至 AVCC 模拟输入电流：25 mA 数字输入电压：0 V 至 AVCC 数字输出电流：4 mA 环境参数 工作温度范围(环境) AD6645-80MSPS ：−40°C 至 +85°C AD6645-105MSPS: −10°C 至 +85°C 最高结温:150°C 引脚温度(焊接，10秒): 300°C 存储温度范围(环境): −65°C 至 +150°C |
封装形式如下：
工作原理
AD6645 ADC采用三级分级架构。这种设计方法既可实现所需精度和速度，同时可维持低功耗和小芯片尺寸。如功能框图(见图1)所示，AD6645具有互补模拟输入引脚AIN和AIN。各模拟输入均以2.4 V为中心，并应以±0.55 V的幅度在此基准电压附近摆动(见图32)。由于AIN和AIN相位相差180°，因此差分模拟输入信号为2.2 V p-p。这两个模拟输入均经过缓冲后输入第一个采样保持电路
TH1。编码脉冲的高电平状态将TH1置于保持模式。TH1的保持值施加于5位粗调ADC1的输入端。ADC1的数字输出驱动5位数模转换器DAC1。DAC1的精度需要达到14位，可通过激光调整来实现。从TH3输入端的延迟模拟信号减去DAC1的输出，生成第一个残余信号。TH2提供模拟流水线延迟，对ADC1的数字延迟进行补偿。第一个残余信号施加于由一个5位ADC2、一个5位DAC2和
一个流水线TH4构成的第二转换级。第二个DAC需要10位精度，可通过工艺实现，无需进行调整。TH5的输入是第 二个残余信号，由TH4保持的第一个残余信号减去DAC2的量化输出而生成。TH5驱动最后一个6位ADC3。ADC1、ADC2和ADC3的数字输出相加，并在数字纠错逻辑中得到矫正，进而生成最终输出数据。结果是二进制补码形式的14位并行数字CMOS兼容字
应用注意事项：
电源
选择电源时应小心。强烈建议使用上升时间小于45 ms的线性直流电源。开关电源往往具有能被AD6645接收到的辐射成分。可使用0.1 F芯片电容，在尽可能靠近封装的地方对各个电源引脚进行去耦。AD6645具有单独的数字电源引脚和模拟电源引脚。模拟电
源引脚为AVCC，数字电源引脚则为DVCC。虽然模拟电源和数字电源可以相连，但由于快速数字输出摆幅可将开关电流耦合至模拟电源，因此将两个电源分离可实现最佳性能。注意，AVCC必须保持在5 V的5%范围内。AD6645的额定数字电源电压为DVCC = 3.3 V，这是数字ASIC的常见电源。数字输出设计AD6645的数据接收器时必须格外谨慎。建议利用数字输出驱动后接栅极的串联电阻，如74LCX574。
接地
为实现最佳性能，强烈建议在模拟电源层和数字电源层之间使用公共地。采用分离接地层的主要问题是动态电流可能会被迫在系统内流过较长距离，然后在公共源地处重新合并。这样会形成一个很大的、不必要的接地环路。这种情况常出现在ADC的数字输出端。接地环路可使数字噪声耦合到ADC前端。此噪声可表现为谐波杂散，或可导致噪底出现过大尖峰的极高阶杂散产物。时钟速度越慢，发生这种噪声耦合的机率也就越小，因为数字噪声有更多时间在样本之间完成建立。一般而言，分离模拟地和数字地常常会导致不良EMI-RFI，因此应该予以避免。相反，如果实施不当，公共接地实际上会引入额外噪声问题，因为数字接地电流在紧靠ADC输入端处叠加到模拟接地电流上。为了进一步降低噪声耦合的可能性，强烈建议放置多个接地回路走线/过孔，使数字输出电流不会流回模拟前端，但会快速离开ADC。这不要求分离接地层，只需在模拟前端和数字输出端之间的某点，将实际接地 接回到电源即可实现。此外，在电源和接地层之间正确使用陶瓷芯片电容有助于抑制数字噪声。布局应集成足够大的电容，以满足开关期间的峰值电流要求。
