实验原理：

在计算机中为了简化线路，将需相互通信的多个器件连到1条线上，我们称之为总线，即用一个传输通道以选通方式传送多路信号，分时实现多路信息的采集。为了使总线上的各个器件互不影响，这些器件的输出则一定是三态门，如图4.66(b)所示，连接到总线上的各个三态门的使能端每一时刻只能有1个被使能，各门电路控制端轮流有效，从而将相应的信号轮流传输到总线上而互不干扰，其它三态门的输出均为高阻态。

74HC125是一个三态输出四总线缓冲器，EN为三态控制（使能）端，当EN为低电平时，输出Y与输入A的状态是一样的（Y=A）；当EN为高电平时，则无论输入A为任何状态，输出均为高阻态。如图 4.68所示，两片74HC125的8个三态控制使能端EN均连接在一起，通过公共的EN端，可打开或关闭8路三态门。在电路基础上，将B1实验区的逻辑开关JP1(K1~K8)分别与C3实验区74HC125三态门U5对应的单号插针JP5_1~JP5_7连接，以及与U6对应的单号插针JP5_9~JP5_15连接，逻辑开关K9与JP5_17相连。

图 4.68 74HC125实验电路

实验目的：

可想而知，在输入地址与数据信号时，MCU一定不能处于工作状态；当MCU处于全速运行的工作状态时，键盘输入电路与输出显示电路同样不能处于工作状态，否则系统就全乱套了。怎么办？使用三态门将这两部分电路隔离起来，这就是本书安排这个实验的缘由。