凡亿PCB

电子技术应用专栏作家——凡亿PCB。分享高速PCB设计、硬件设计、信号方针、天线射频技术,提供技术交流、资料下载、综合提升电子应用开发能力。凡亿教育打通了“人才培养+人才输送”的闭环,致力于做电子工程师梦工厂,打造“真正有就业保障的电子工程师职业教育平台”。

Clock时钟电路PCB设计布局布线要求

0
阅读(861)

时钟电路就是类似像时钟一样准确运动的震荡电路,任何工作都是依照时间顺序,那么产生这个时间的电路就是时钟电路,时钟电路一般是由晶体振荡器、晶振、控制芯片以及匹配电容组成,如图1所示。


image.png


针对时钟电路PCB设计有以下注意事项:

1、晶体电路布局需要优先考虑,布局整体紧凑,布局时应与芯片在同一层并尽量靠近放置,以避免打过孔,晶体走线尽可能的短,远离干扰源,尽量远离板边缘;

2、如果出现晶体电路在布局过程中与芯片放置在不同层的情况,应尽可能的让靠近芯片,让走线变短,并需要将晶体走线全程进行包地处理,以避免被干扰;

3、晶体以及时钟信号走线需要全程包地处理,包地线每隔200-300mil至少添加一个GND过孔,并且必须保证邻层的地参考面完整,如图2所示;

4、晶体的当前层可围绕其进行GND走线形成地环,在地环放置GND过孔,连接到相邻的GND平面层,用以隔离噪声,如图3所示。


image.png


4、时钟走线Xin与Xout以及晶体下方投影区域禁止任何走线,避免噪声耦合进入时钟电路;

6、晶体下面相邻层必须保证完整的参考平面,避免出现跨分割现象,有助于隔离噪声,保持晶体输出,如下图4所示。


image.png

原文链接:https://mp.weixin.qq.com/s/Fz4a9mdgbNcNNph5MiuLLA

微信截图_20230713170709.png

电子技术应用专栏作家  凡亿PCB