凡亿PCB

电子技术应用专栏作家——凡亿PCB。分享高速PCB设计、硬件设计、信号方针、天线射频技术,提供技术交流、资料下载、综合提升电子应用开发能力。凡亿教育打通了“人才培养+人才输送”的闭环,致力于做电子工程师梦工厂,打造“真正有就业保障的电子工程师职业教育平台”。

8Gbps及以上高速信号PCB布线建议

0
阅读(2481)

  8Gbps及以上高速信号PCB布线建议

  —来源:瑞芯微RK3588 PCB设计白皮书

  如表1-1所示,RK3588芯片以下接口的信号能工作在8Gbps及以上速率,由于速率很高,PCB布线设计要求会更严格,在“PCBlayout 通用布线规范”的基础上,还需要根据本章节的要求来进行PCB布线设计。

 image.png

  高速信号布线时尽量少打孔换层,换层优先选择两边是GND的层面处理。尽量收发信号布线在不同层,如果空间有限,需收发信号走线同层时,应加大收发信号之间的布线距离。

  针对以上高速信号还有如下方面的要求:

  一、BGA 焊盘区域挖参考层

  如果表1-1接口的工作速率≥ 8Gbps,建议在RK3588 BGA区域,挖掉这些信号正下方的L2层参考层以减小焊盘的电容效应。挖空尺寸R=10mil。

  如果表1-1接口的工作速率低于8Gbps,例如DP接口只工作在1.4Gbps,那么不用挖BGA区域的参考层,如图1-1所示。

 image.png

  二、避免玻纤编织效应

  PCB基板是由玻璃纤维和环氧树脂填充压合而成。玻璃纤维的介电常数大约是6,树脂的介电常数一般不到3。在路径长度和信号速度方面发生的问题,主要是由于树脂中的玻璃纤维增强编织方式引起的。较为普通的玻璃纤维编织中的玻璃纤维束是紧密绞合在一起的,因此束与束之间留出的大量空隙需要用树脂填充,PCB中的平均导线宽度要小于玻璃纤维的间隔,因此一个差分对中的一条线可能有更多的部分在玻璃纤维上、更少的部分在树脂上,另一条线则相反(树脂上的部分比玻璃纤维上的多)。这样会导致D+和D-走线的特性阻抗不同,两条走线的时延也会不同,导致差分对内的时延差进而影响眼图的质量。

 image.png

  当表1-1接口的信号速率达到8Gbps且走线长度超过1.5inch,需谨慎处理好玻纤编织效应。建议采用以下方式之一来避免玻纤编织效应带来的影响。

  方式一:改变走线角度,如按 10°~ 35°;或PCB生产加工时,将板材旋转10°以保证所有走线都不与玻纤平行,如图1-3所示;

  方式二:使用如图1-4走线(zigzag),下图中的W至少要大于3倍的玻纤编织间距。推荐值 W=60mil,θ=10°,L=340mil:

image.png

  三、差分过孔建议

  1、高速信号尽量少打孔换层,换层时需在信号孔旁边添加GND过孔。地过孔数量对差分信号的信号完整性影响是不同的。无地过孔、单地过孔以及双地过孔可依次提高差分信号的信号完整性。

  2、选择合理的过孔尺寸。对于多层一般密度的PCB设计来说,选用0.25mm/0.51mm/0.91mm(钻孔/焊盘/POWER隔离区)的过孔较好;对于一些高密度的PCB也可以使用0.20mm/0.46mm/0.86mm 的过孔,也可以尝试盲埋孔设计;

  3、过孔中心距的变化对差分信号的信号完整性影响是不同的。对于差分信号,过孔中心距过大或过小均会对信号完整性产生不利影响。

  4、如果表1-1接口的工作速率≥8Gbps,那么这些接口差分对的过孔尺寸建议根据实际叠层进行仿真优化。

  以下给出基于EVB一阶HDI叠层的过孔参考尺寸:

  R_Drill=0.1mm (钻孔半径)

  R_Pad=0.2mm (过孔焊盘半径)

  D1:差分过孔中心间距

  D2:表层到底层的反焊盘尺寸

  D3:信号过孔与回流地过孔的中心间距

 image.png

  四、耦合电容优化建议

  1、耦合电容的放置,按照设计指南要求放置。如果没有设计指南时,若信号是IC到IC,耦合电容靠近接收端放置;若信号是IC到连接器,耦合电容请靠近连接器放置;

  2、尽可能选择小的封装尺寸,减小阻抗不连续;

  3、如果表 1-1接口的信号工作速率≥8Gbps,那么这些接口的差分隔直电容建议按如下方式进行优化。 1)根据接口选择挖空一层或者两层地平面,如果挖空电容焊盘正下方L2地参考层,需要隔层参考,即L3 层要为地参考层;

  2)如果挖空L2和L3地参考层,那么L4层要为地参考层。挖空尺寸需根据实际叠层通过仿真确定;以下给出基于EVB一阶HDI叠层的参考尺寸。

  image.png

  D1:差分耦合电容之间的中心距;L:挖空长度; H:挖空宽度。

  4、在耦合电容四周打4个地通孔以将 L2~L4 层的地参考层连接起来,如图1-6所示。

  image.png

  五、ESD优化建议

  1、ESD保护器件的寄生电容必须足够低,以允许高速信号传输而不会降级。

  2、ESD需放置在被保护的IC之前,但尽量与连接器/触点PCB侧尽量靠近;放置在与信号线串联任何电阻之前;放置在包含保险丝在内的过滤或调节器件之前。

  3、如果表1-1的接口的信号工作速率≥8Gbps,那么这些接口的差分对ESD器件建议按以下方式优化。挖空ESD焊盘正下方L2和L3地参考层,L4层作为隔层参考层,需要为地平面。挖空尺寸需结合 ESD型号并根据实际叠层通过仿真确定。

  以下给出基于基于EVB一阶HDI叠层的所用 ESD型号为ESD73034D 的参考尺寸。

  image.png

  4、同时在每个ESD四周打 4 个地通孔以将 L2~L4 层的地参考层连接起来,如图1-7所示。

 image.png

  六、连接器优化建议

  1、在连接器内走线要中心出线。如果高速信号在连接器有一端信号没有与GND相邻PIN时,设计时应在其旁边加GND孔。

  2、如果表1-1接口的信号工作速率≥8Gbps,那么这些接口的连接器要能符合相应的标准要求(如HDMI2.1/DP1.4/PCI-E3.0协议标准)。推荐使用这些厂商的连接器:Molex、Amphenol、HRS等等。

  3、根据接口选择挖空一层或者两层地平面,如果挖空连接器焊盘正下方的L2地参考层,需隔层参考,即L3层要作为地参考层;如果挖空L2和L3的地参考层,那么L4层需要为地平面,作为隔层参考层。挖空尺寸需结合连接器型号并根据实际叠层通过仿真确定。

  4、建议在连接器的每个地焊盘各打2个地通孔,且地孔要尽可能靠近焊盘。

  以下给出基于EVB一阶HDI叠层的挖空参考尺寸。

 image.png

image.png

image.png

image.png

原文链接:https://mp.weixin.qq.com/s/LqVhYF1_IZblSzW4kAqXqw

微信截图_20230713170709.png

电子技术应用专栏作家  凡亿PCB