RjibiFPGA

RJIBI-FACE-ZU:基于FPGA的SOC高性能计算平台

0
阅读(954) 评论(0)


zu1.png


       FACE(FPGA Algorithm aCceleration Engine)FPGA算法加速开发引擎是基于FPGA可编程器件构建的一系列算法加速开发引擎平台。其旨在通过借助FPGA与ARM灵活的软硬件全可编程能力、并行算法实现以及动态可重构的特性搭配外围大容量DDR3/DDR4存储以及PCIe、QSFP、SATA等高速接口,助力高校和科研院所相关科研项目的算法开发与部署。

       FACE-ZU-15EG是FACE系列中的一员,FACE-ZU平台同时搭载16nm工艺的ZYNQ UltraScale 器件以及28nm的ZYNQ-7000 全可编程器件。

zu2.png

FACE-ZU-15EG平台的主要特征如下:

FACE-ZU 平台

搭载FPGA主器件为:XCZU15EG-2FFVB1156I

板载FPGA协处理器件为:XC7Z015-2CLG485I;

 

主要接口外设

ZU侧所挂外设(XCZU15EG-2FFVB1156I):

PS DDR4 SODIMM插槽,搭载8GB DDR4 2400Mhz内存条;

PS 千兆以太网

PS USB 3.0接口

PS USB 2.0 x4 接口

PS EMMC 8GB存储器

PS QSPI Flash 512MB存储器

PS Micro-SD卡槽

PS USB-UART接口

PS USB-JTAG接口

PS PCIe(M.2)接口

PL SFP+ 4个光接口

PL FMC扩展连接器 5个

FMC-A:4对GTH,6对LVDS

FMC-B:4对GTH,34对LVDS

FMC-C:4对GTH,34对LVDS

FMC-D:4对GTH,34对LVDS

FMC-E:4对GTH,34对LVDS

 

 

Z7侧所挂外设(XC7Z015-2CLG485I):

PS DDR3 1024MB存储器;

PS QSPI Flash 256MB存储器

PS 千兆以太网

PS EMMC 8GB存储器

PS Micro-SD卡槽

PS CAN接口2个

PS USB-UART接口

PS USB-JTAG接口

PL FMC扩展连接器1个:4对GTH,34对LVDS

 

典型参考案例:

• 硬件平台介绍

• 硬件模块

• 快速上手

• 开发流程介绍

• 开发框架

• 环境搭建

• Vivado流程

• HSI流程

• PetaLinux流程

• 部署

 

开发流程介绍-开发框架

• TE开发框架

• 支持一键创建Vivado设计

• 支持一键打开工程

• 支持一键编译HSI软件工程

• 支持一键生成配置文件


zu3.png

• 开发框架安装

    • 解压框架安装包至PC目录

• Vivado开发环境安装

    • 安装Vivado 2018.2 系统版本

• PetaLinux开发环境安装

    • 安装PetaLinux 2018.2版本

    • 需Linux OS下安装,推荐Ubuntu16.04版本

 

• 开发框架安装

    • 解压框架安装包至PC目录

• 开发框架配置

    • 使用文本编辑器打开开发框架下的:design_basic_settings.cmd

    • 指定Xilinx环境安装路径与版本信息

    • (可选)指定7z.exe工具安装路径

zu4.png

• Petalinux安装

• 参考Petalinux安装手册

    • 安装必备库

    • 安装Petalinux

       •不得使用root用户安装

zu5.png

• 将Petalinux编译结果copy至开发框架对应目录下

zu6.png

• 在prebuild目录boot_images下,HSI已将对应软件(helloworld、uboot)编译结果导出(BOOT.BIN文件)

zu7.png

• 将BOOT.BIN文件copy至SD卡即可启动对应软件

   • 若启动Petalinux则还需将上述Petalinux编译结果一同copy至SD卡根目录

 

• 将SD卡插入ZU Micro-SD卡槽

• 打开开关上电

• 接入USB公对公线缆至PC,启动串口终端软件

• 即可进入ZU Linuix系统

zu8.png


用户手册目录

目录

修订记录 1

目录 2

图片目录 3

表格目录 4

1. 概述 5

1.1 产品描述 5

1.2 平台特性 5

1.3 功能框图 6

2. 平台硬件介绍 6

2.1 主要规格 6

2.2 实物照片与资源 8

3. 平台资源详述 8

3.1 Zynq UltraScale+ XCZU15EG MPSoC 8

3.2 电源 10

3.3 配置模式 10

3.4 USB-JTAG/UART 10

3.5 时钟 10

3.6 DDR4 SODIMM 11

3.7 QSPI Flash 11

3.8 eMMC存储 12

3.9 MicroSD插槽 14

3.10 EEPROM 14

3.11 千兆以太网 15

3.12 PS M.2接口 16

3.13 DisplayPort 17

3.14 USB2.0接口 18

3.15 USB3.0接口 18

3.16 SFP+ 19

3.17 IIC扩展接口 21

3.18 Zynq-7000协处理器系统 23

3.18.1 器件型号 23

3.18.2 配置模式 24

3.18.3 时钟 24

3.18.4 USB-JTAG/UART 24

3.18.5 PS DDR3 25

3.18.6 QSPI Flash 25

3.18.7 eMMC 26

3.18.8 MicroSD 26

3.18.9 Gigabit Ethernet 27

3.18.10 CAN 28

3.18.11 USER IO 29

3.18.12 GPIO 30

3.18.13 FAN 31

3.19 信号互联 31

3.20 FMC 32

3.20.1 FMC-A 32

3.20.2 FMC-B 33

3.20.3 FMC-C 36

3.20.4 FMC-D 38

3.20.5 FMC-E 40

3.20.6 FMC-F 43

4. 附录 45

4.1 Status LEDs 45

 

图片目录

图 1 FACE-ZU 5

图 2 FACE-ZU平台框图 6

图 3 FACE-ZU实物照片 8

图 4 ZYNQ MPSoC框图 9

图 5 Dual QSPI Flash电路 12

图 6 eMMC电路图 13

图 7 MicroSD接口电路图 14

图 8 EEPROM 15

图 9 千兆以太网PHY接口电路 15

图 10 SSD接口电路 16

图 11 DisplayPort视频显示接口电路 17

图 12 USB3.0接口电路 18

图 13 SFP+接口电路 19

图 14 SFP+接口IIC信号扩展电路 20

图 15 SFP+控制信号IO扩展电路 20

图 16 SFP+控制信号IO扩展电路 21

图 17 IIC接口扩展电路 21

图 18 IIC I/O扩展电路 21

图 19 ZYNQ芯片资源 23

图 20 ZYNQ芯片资源 23

图 21 PS DDR3存储器 25

图 22 QSPI Flash 25

图 23 eMMC电路 26

图 24 MicroSD卡接口 27

图 25 以太网PHY接口 28

图 26 CAN总线接口 29

图 27 16pin扩展接口J47 30

图 28 8pin扩展接口J48 30

图 29 SFP+与FMC_PRSNT信号扩展接口 30

表格目录

表 1 配置模式切换 10

表 2 FACE-ZU用户时钟源 10

表 3 QSPI Flash接口引脚 12

表 4 用户EEPROM 15

表 5 千兆以太网接口引脚 16

表 6 M.2接口引脚 16

表 7 DisplayPort引脚 17

表 8 USB2.0接口引脚 18

表 9 SFP+引脚 19

表 10 IIC接口扩展信号 22

表 11 配置模式切换 24

表 12 Zynq-7000时钟源 24

表 13 以太网接口引脚 28

表 14 Zynq-7000用户IO 29

表 15 Z7_IIC0接口引脚 30

表 16 Z7_IIC0接口引脚 31

表 17 FAN接口引脚 31

表 18 FACE-ZU互联信号 31

表 19 FMC-A接口引脚 32

表 20 FMC-B接口引脚 33

表 21 FMC-C接口引脚 36

表 22 FMC-D接口引脚 38

表 23 FMC-E接口引脚 40

表 24 FMC-F接口引脚 43

表 25 Status LEDs 45

 

获取详细资料请联系我们

联系方式:022-58066188,18611717427,

邮箱:Sales@rjibi.com、andrew.li@rjibi.com

网站:www.rjibi.com

阿吉毕科技